隨著國民經濟和電力工業的飛速發展，使得對電力系統自動化和信息化水平的要求也越來越高。變電站系統作為電網的重要基本環節，其自動化水平的高低直接影響著電網安全穩定運行水平，于是變電站綜合自動化系統得到了迅猛的發展和推廣應用，成為衡量電力企業自動化水平的重要依據。而安全可靠的網絡通信技術又是實現變電站綜合自動化系統的根本保證。 變電站是輸配電系統中的樞紐環節，它是電力系統的重要部分。而作為變電站綜合自動化系統中的現地測控單元是其非常重要的組成部分，它的性能的優劣直接影響著變電站綜合自動化系統整體的高效、安全的運行。 隨著電壓等級和電網復雜程度的提高，供電半徑和輸配電容量的加大，采用傳統的變電站一次和二次設備已越來越難以同時滿足：“降低變電站造價，提高變電站的安全和經濟運行水平”這兩方面的要求。為此，很有必要研制和開發以計算機技術為基礎的各種電壓等級的變電站綜合自動化系統，以取代或更新傳統的變電站二次設備。 本論文以變電站綜合自動化系統現階段的技術為參考，提出并研究了一種基于ARM內核的高性能的嵌入式微處理器和嵌入式實時操作系統的變電站綜合自動化現地測控單元。文中從當前各種模式的變電站綜合自動化系統結構出發，結合計算機技術發展的趨勢，詳細介紹了該現地測控單元的原理與構成及其特點；著重分析了以Samsung公司32位嵌入式微處理器S3C4510B為核心的嵌入式網絡系統的軟件硬件設計原理，給出了硬件原理圖；對于該系統的關鍵技術：操作系統UC/OS-Ⅱ的移植、系統軟件的設計等問題本文作了系統、細致的論述，并給出了相關的設計程序。 新型嵌入式智能變電站綜合自動化現地測控單元提供了更快的通信速度以及更強的處理能力，它的應用必定會提高變電站綜合自動化系統的通信能力，而且使變電站綜合自動化系統的可靠性更高，經濟性方面也具有更強的優勢。
上傳時間： 2013-06-21
上傳用戶：kijnh
汽車儀表是駕駛員與汽車進行交流的重要窗口，也是汽車高新技術的重要部分。傳統汽車儀表多使用指針型顯示器件為主，如步進電機、十字線圈，輔以液晶顯示，顯示的信息量相對較少，且結構復雜。一方面隨著汽車電子化程度的不斷提高，進行技術創新，研制開發新一代汽車儀表產品；另一方面，由于能源和環保問題，汽車也將從內燃機汽車發展到包括純電動汽車(BEF)、混合電動汽車(HEV)以及燃料電池汽車(FCV)的新能源汽車時代，因此結合新能源汽車信息量多、電子化程度高的特點，開發新一代汽車智能儀表具有重要的現實和長遠意義。 本文正是在這樣的背景下，以同濟大學汽車學院自主研發的ROVER燃料電池轎車為研究對象，進行了汽車智能儀表的一些功能研究與開發。所做的主要工作有： (1)根據要實現的功能確定所需的硬件資源，選擇合適的嵌入式硬件系統。 (2)嵌入式操作系統的選擇和二次開發。在選擇操作系統時要考慮到系統的硬件可移植性、實時性、對內存的需求以及提供哪些開發工具等。 (3)應用軟件的開發。主要是儀表界面設計，包括數字圖形顯示，動畫顯示，數據庫開發等。 (4)基于無線數據傳輸模塊下的GPRS無線通訊實驗。包括客戶端和服務器端系統配置，動態域名解析等。 該儀表已應用于ROVER燃料電池轎車，實踐表明，在嵌入式平臺上顯示車載信息，同傳統儀表相比具有較大的優勢。可滿足小型化、輕量化的要求；造型美觀，可動畫顯示、可讀性、可視性強；可實現一表多用。從軟件方面來講，引入了操作系統的概念，增強了代碼的可讀性、可維護性、可擴展性以及靈活性；信息顯示自由度高，顯示界面人性化，可定制；即使更換硬件平臺，也只需對操作系統和底層驅動程序進行少量的移植工作，而無需修改與硬件無關的應用代碼。
上傳時間： 2013-04-24
上傳用戶：SimonQQ
隨著3G網絡建設的展開，移動用戶數量逐漸增加，用戶和運營商對網絡的質量和覆蓋要求也越來越高。而在實際工作中，基站成本在網絡投資中占有很大比例，并且基站選址是建網的主要難題之一。同基站相比，直放站以其性價比高、建設周期短等優點在我國移動網絡上有著大量的應用。目前，直放站已成為提高運營商網絡質量、解決網絡盲區或弱區問題、增強網絡覆蓋的主要手段之一。但由于傳統的模擬直放站受周邊環境因素影響較大、抗干擾能力較差、傳輸距離受限、功放效率低，同時設備間沒有統一的協議規范，無法滿足系統廠商與直放站廠商的兼容，所以移動通信市場迫切需要通過數字化來解決這些問題。 本文正是以設計新型數字化直放站為目標，以實現數字中頻系統為研究重心，圍繞數字中頻的相關技術而展開研究。 文章介紹了數字直放站的研究背景和國內外的研究現狀，闡述了數字直放站系統的設計思想及總體實現框圖，并對數字直放站數字中頻部分進行了詳細的模塊劃分。針對其中的數字上下變頻模塊設計所涉及到的相關技術作詳細介紹，涉及到的理論主要有信號采樣理論、整數倍內插和抽取理論等，在理論基礎上闡述了一些具體模塊的高效實現方案，最終利用FPGA實現了數字變頻模塊的設計。 在數字直放站系統中，降低峰均比是提高功放工作效率的關鍵技術之一。本文首先概述了降低峰均比的三類算法，然后針對目前常用的幾種算法進行了仿真分析，最后在綜合考慮降低峰均比效果與實現復雜度的基礎上，提出了改進的二次限幅算法。通過仿真驗證算法的有效性后，針對其中的噪聲整形濾波器提出了“先分解，再合成”的架構實現方式，并指出其中間級窄帶濾波器采用內插級聯的方式實現，最后整個算法在FPGA上實現。 在軟件無線電思想的指導下，本文利用系統級的設計方法完成了WCDMA數字直放站中頻系統設計。遵照3GPP等相關標準，完成了系統的仿真測試和實物測試。最后得出結論：該系統實現了WCDMA數字直放站數字中頻的基本功能，并可保證在現有硬件不變的基礎上實現不同載波間平滑過渡、不同制式間輕松升級。
上傳時間： 2013-04-24
上傳用戶：趙安qw
AutoCAD 是一款優秀的微機輔助繪圖軟件，由于它的通用性限制它在具體領域中特殊情況的應用。所以，廣大專業技術人員學習一點二次開發知識，會大大提高繪圖效率。文中介紹了在AutoCAD 中實現機械制圖
上傳時間： 2013-04-24
上傳用戶：heart520beat
低密度校驗碼（LDPC，Low Density Parity Check Code）是一種性能接近香農極限的信道編碼，已被廣泛地采用到各種無線通信領域標準中，包括我國的數字電視地面傳輸標準、歐洲第二代衛星數字視頻廣播標準（DVB-S2，Digital Video Broadcasting-Satellite 2）、IEEE 802.11n、IEEE 802.16e等。它是3G乃至將來4G通信系統中的核心技術之一。 當今LDPC碼構造的主流方向有兩個，分別是結合準循環（QC，Quasi Cyclic）移位結構的單次擴展構造和類似重復累積（RA，Repeat Accumulate）碼構造。相應地，主要的LDPC碼編碼算法有基于生成矩陣的算法和基于迭代譯碼的算法。基于生成矩陣的編碼算法吞吐量高，但是需要較多的寄存器和ROM資源；基于迭代譯碼的編碼算法實現簡單，但是吞吐量不高，且不容易構造高性能的好碼。 本文在研究了上述幾種碼構造和編碼算法之后，結合編譯碼器綜合實現的復雜度考慮，提出了一種切實可行的基于二次擴展（Dex，Duplex Expansion）的QC-LDPC碼構造方法，以實現高吞吐量的LDPC碼收發端；并且充分利用該類碼校驗矩陣準循環移位結構的特點，結合RU算法，提出了一種新編碼器的設計方案。 基于二次擴展的QC-LDPC碼構造方法，是通過對母矩陣先后進行亂序擴展（Pex，Permutation Expansion）和循環移位擴展（CSEx，Cyclic Shift Expansion）實現的。在此基礎上，為了實現可變碼長、可變碼率，一般編譯碼器需同時支持多個亂序擴展和循環移位擴展的擴展因子。本文所述二次擴展構造方法的特點在于，固定循環移位擴展的擴展因子大小不變，支持多個亂序擴展的擴展因子，使得譯碼器結構得以精簡；構造得到的碼字具有近似規則碼的結構，便于硬件實現；（偽）隨機生成的循環移位系數能夠提高碼字的誤碼性能，是對硬件實現和誤碼性能的一種折中。 新編碼器在很大程度上考慮了資源的復用，使得實現復雜度近似與碼長成正比。考慮到吞吐量的要求，新編碼器結構完全拋棄了RU算法中串行的前向替換（FS，Forward Substitution）模塊，同時簡化了流水線結構，由原先RU算法的6級降低為4級；為了縮短編碼延時，設計時安排每一級流水線計算所需的時鐘數大致相同。 這種碼字構造和編碼聯合設計方案具有以下優勢：相比RU算法，新方案對可變碼長、可變碼率的支持更靈活，吞吐量也更大；相比基于生成矩陣的編碼算法，新方案節省了50％以上的寄存器和ROM資源，單位資源下的吞吐量更大；相比類似重復累積碼結構的基于迭代譯碼的編碼算法，新方案使高性能LDPC碼的構造更為方便。以上結果都在Xilinx Virtex II pro 70 FPGA上得到驗證。 通過在實驗板上實測表明，上述基于二次擴展的QC-LDPC碼構造和相應的編碼方案能夠實現高吞吐量LDPC碼收發端，在實際應用中具有很高的價值。 目前，LDPC碼正向著非規則、自適應、信源信道及調制聯合編碼方向發展。跨層聯合編碼的構造方法，及其對應的編碼算法，也必將成為信道編碼理論未來的研究重點。
上傳時間： 2013-07-26
上傳用戶：qoovoop
隨著信號處理技術的進步和電子技術的發展，雷達信號偵察接收機逐漸從模擬體制向數字體制轉變。軟件無線電概念的提出，促使雷達偵察接收機朝大帶寬、全截獲方向發展，現有的串行信號處理體制已經很難滿足系統要求。FPGA器件的出現，為實現寬帶雷達信號偵察數字接收機提供了硬件支持。 本文結合FPGA芯片特點，在前人研究基礎上，從算法和硬件實現兩方面，對雷達信號偵察數字接收機若干關鍵技術進行了研究和創新，主要研究內容包括以下幾個方面。 1)給出了基于QuartusII/Matlab和ISE/ModelSim/Matlab的兩種FPGA設計聯合仿真技術。這種聯合仿真技術，大大提高了基于FPGA的雷達信號偵察數字接收機的設計效率。 2)給出了一種基于FFT/IFFT的寬帶數字正交變換算法，并將該算法在FPGA中進行了硬件實現，設計可對600MHz帶寬內的輸入信號進行實時正交變換。 3)提出了一種全并行結構FFT的FPGA實現方案，并將其在FPGA芯片中進行了硬件實現，設計能夠在一個時鐘周期內完成32點并行FFT運算，滿足了數字信道化接收機對數據處理速度的要求。 4)提出了一種自相關信號檢測FPGA實現方案，通過改變FIFO長度改變自相關運算點數，實現了弱信號檢測。提出通過二次門限處理來消除檢測脈沖中的毛刺和凹陷，降低了虛警概率，提高了檢測結果的可靠性。 5)在單通道自相關信號檢測算法基礎上，提出采用三路并行檢測，每路采用不同的相關點數和檢測門限，再綜合考慮三路檢測結果，得到最終檢測結果。給出了算法FPGA實現過程，并對設計進行了聯合時序仿真，提高了檢測性能。 6)給出了一種利用FFT變換后的兩根最大譜線進行插值的快速高精度頻率估計方法，并將該算法在FPGA硬件中進行了實現。通過利用FFT運算后的實/虛部最大值進行插值，降低了硬件資源消耗、縮短了運算延遲。 7)結合4)、5)、6)中的研究成果，完成了對雷達脈沖信號到達時間、終止時間、脈沖寬度和脈沖頻率的估計，最終在一塊FPGA芯片內實現了一個精簡的雷達信號偵察數字接收機，并在微波暗室中進行了測試。
上傳時間： 2013-06-13
上傳用戶：Divine
本課程通過對通信電源網絡結構及基本配置的介紹，配合例題及防護的案例講解，引導學員了解并掌握通信電源的基本知識及基本維護方法。學完本課程后，學員能夠：了解通信電源在通信網絡中的種類及地位；掌握交直流電源的配置；掌握通信電源中各模塊的基本功能；掌握通信電源的基本防護方法。 作為通信系統的"心臟"，通信電源在通信局（站）中具有無可比擬的重要地位。它包含的內容非常廣泛，不僅包含48V直流組合通信電源系統，而且還包括DC/DC二次模塊電源，UPS不間斷電源和通信用蓄電池等。通信電源的核心基本一致，都是以功率電子為基礎，通過穩定的控制環設計，再加上必要的外部監控，最終實現能量的轉換和過程的監控。通信設備需要電源設備提供直流供電。電源的安全、可靠是保證通信系統正常運行的重要條件。
上傳時間： 2013-04-24
上傳用戶：妄想演繹師
最為全面的電流檢測電路詳解 電流檢測電路電流互感器CT二次測得的AC電壓,經D20~D23組成的橋式整流電路整流、C31 平滑,所獲得的直流電壓送至CPU,該電壓越高,表示電源輸入的電流越大
標簽： 電流檢測電路
上傳時間： 2013-07-29
上傳用戶：變形金剛
國家電網公司生產運營部，電能計量裝置現場檢驗作業指導書。主要針對電網關口和大的電力用戶的電能計量裝置，包括電能表、計量用電流、電壓互感器以及電壓互感器二次回路壓降的現場檢驗的方法、操作程序和安全要求予以科學合理的規范。2003年的文件，可供參考。
上傳時間： 2013-04-24
上傳用戶：Poppy
可配置端口電路是FPGA芯片與外圍電路連接關鍵的樞紐，它有諸多功能：芯片與芯片在數據上的傳遞(包括對輸入信號的采集和輸出信號輸出)，電壓之間的轉換，對外圍芯片的驅動，完成對芯片的測試功能以及對芯片電路保護等。 本文采用了自頂向下和自下向上的設計方法，依據可配置端口電路能實現的功能和工作原理，運用Cadence的設計軟件，結合華潤上華0.5μm的工藝庫，設計了一款性能、時序、功耗在整體上不亞于xilinx4006e[8]的端口電路。主要研究以下幾個方面的內容： 1.基于端口電路信號寄存器的采集和輸出方式，本論文設計的端口電路可以通過配置將它設置成單沿或者雙沿的觸發方式[7]，并完成了Verilog XL和Hspiee的功能和時序仿真，且建立時間小于5ns和保持時間在0ns左右。和xilinx4006e[8]相比較滿足設計的要求。 2.基于TAP Controller的工作原理及它對16種狀態機轉換的控制，對16種狀態機的轉換完成了行為級描述和實現了捕獲、移位、輸出、更新等主要功能仿真。 3.基于邊界掃描電路是對觸發器級聯的構架這一特點，設計了一款邊界掃描電路，并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。達到對芯片電路測試設計的要求。 4.對于端口電路來講，有時需要將從CLB中的輸出數據實現異或、同或、與以及或的功能，為此本文采用二次函數輸出的電路結構來實現以上的功能，并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。滿足設計要求。 5.對于0.5μm的工藝而言，輸入端口的電壓通常是3.3V和5V，為此根據設置不同的上、下MOS管尺寸來調整電路的中點電壓，將端口電路設計成3.3V和5V兼容的電路，通過仿真性能上已完全達到這一要求。此外，在輸入端口處加上擴散電阻R和電容C組成噪聲濾波電路，這個電路能有效地抑制加到輸入端上的白噪聲型噪聲電壓[2]。 6.在噪聲和延時不影響電路正常工作的范圍內，具有三態控制和驅動大負載的功能。通過對管子尺寸的大小設置和驅動大小的仿真表明：在實現TTL高電平輸出時，最大的驅動電流達到170mA，而對應的xilinx4006e的TTL高電平最大驅動電流為140mA[8]；同樣，在實現CMOS高電平最大驅動電流達到200mA,而xilinx4006e的CMOS驅動電流達到170[8]mA。 7.與xilinx4006e端口電路相比，在延時和面積以及功耗略大的情況下，本論文研究設計的端口電路增加了雙沿觸發、將輸出數據實現二次函數的輸出方式、通過添加譯碼器將配置端口的數目減少的新的功能，且驅動能力更加強大。
上傳時間： 2013-06-03
上傳用戶：aa54
