隨著國(guó)民經(jīng)濟(jì)和電力工業(yè)的飛速發(fā)展，使得對(duì)電力系統(tǒng)自動(dòng)化和信息化水平的要求也越來(lái)越高。變電站系統(tǒng)作為電網(wǎng)的重要基本環(huán)節(jié)，其自動(dòng)化水平的高低直接影響著電網(wǎng)安全穩(wěn)定運(yùn)行水平，于是變電站綜合自動(dòng)化系統(tǒng)得到了迅猛的發(fā)展和推廣應(yīng)用，成為衡量電力企業(yè)自動(dòng)化水平的重要依據(jù)。而安全可靠的網(wǎng)絡(luò)通信技術(shù)又是實(shí)現(xiàn)變電站綜合自動(dòng)化系統(tǒng)的根本保證。 變電站是輸配電系統(tǒng)中的樞紐環(huán)節(jié)，它是電力系統(tǒng)的重要部分。而作為變電站綜合自動(dòng)化系統(tǒng)中的現(xiàn)地測(cè)控單元是其非常重要的組成部分，它的性能的優(yōu)劣直接影響著變電站綜合自動(dòng)化系統(tǒng)整體的高效、安全的運(yùn)行。 隨著電壓等級(jí)和電網(wǎng)復(fù)雜程度的提高，供電半徑和輸配電容量的加大，采用傳統(tǒng)的變電站一次和二次設(shè)備已越來(lái)越難以同時(shí)滿足：“降低變電站造價(jià)，提高變電站的安全和經(jīng)濟(jì)運(yùn)行水平”這兩方面的要求。為此，很有必要研制和開發(fā)以計(jì)算機(jī)技術(shù)為基礎(chǔ)的各種電壓等級(jí)的變電站綜合自動(dòng)化系統(tǒng)，以取代或更新傳統(tǒng)的變電站二次設(shè)備。 本論文以變電站綜合自動(dòng)化系統(tǒng)現(xiàn)階段的技術(shù)為參考，提出并研究了一種基于ARM內(nèi)核的高性能的嵌入式微處理器和嵌入式實(shí)時(shí)操作系統(tǒng)的變電站綜合自動(dòng)化現(xiàn)地測(cè)控單元。文中從當(dāng)前各種模式的變電站綜合自動(dòng)化系統(tǒng)結(jié)構(gòu)出發(fā)，結(jié)合計(jì)算機(jī)技術(shù)發(fā)展的趨勢(shì)，詳細(xì)介紹了該現(xiàn)地測(cè)控單元的原理與構(gòu)成及其特點(diǎn)；著重分析了以Samsung公司32位嵌入式微處理器S3C4510B為核心的嵌入式網(wǎng)絡(luò)系統(tǒng)的軟件硬件設(shè)計(jì)原理，給出了硬件原理圖；對(duì)于該系統(tǒng)的關(guān)鍵技術(shù)：操作系統(tǒng)UC/OS-Ⅱ的移植、系統(tǒng)軟件的設(shè)計(jì)等問題本文作了系統(tǒng)、細(xì)致的論述，并給出了相關(guān)的設(shè)計(jì)程序。 新型嵌入式智能變電站綜合自動(dòng)化現(xiàn)地測(cè)控單元提供了更快的通信速度以及更強(qiáng)的處理能力，它的應(yīng)用必定會(huì)提高變電站綜合自動(dòng)化系統(tǒng)的通信能力，而且使變電站綜合自動(dòng)化系統(tǒng)的可靠性更高，經(jīng)濟(jì)性方面也具有更強(qiáng)的優(yōu)勢(shì)。
標(biāo)簽： ARM 嵌入式 變電站 自動(dòng)化
上傳時(shí)間： 2013-06-21
上傳用戶：kijnh
汽車儀表是駕駛員與汽車進(jìn)行交流的重要窗口，也是汽車高新技術(shù)的重要部分。傳統(tǒng)汽車儀表多使用指針型顯示器件為主，如步進(jìn)電機(jī)、十字線圈，輔以液晶顯示，顯示的信息量相對(duì)較少，且結(jié)構(gòu)復(fù)雜。一方面隨著汽車電子化程度的不斷提高，進(jìn)行技術(shù)創(chuàng)新，研制開發(fā)新一代汽車儀表產(chǎn)品；另一方面，由于能源和環(huán)保問題，汽車也將從內(nèi)燃機(jī)汽車發(fā)展到包括純電動(dòng)汽車(BEF)、混合電動(dòng)汽車(HEV)以及燃料電池汽車(FCV)的新能源汽車時(shí)代，因此結(jié)合新能源汽車信息量多、電子化程度高的特點(diǎn)，開發(fā)新一代汽車智能儀表具有重要的現(xiàn)實(shí)和長(zhǎng)遠(yuǎn)意義。 本文正是在這樣的背景下，以同濟(jì)大學(xué)汽車學(xué)院自主研發(fā)的ROVER燃料電池轎車為研究對(duì)象，進(jìn)行了汽車智能儀表的一些功能研究與開發(fā)。所做的主要工作有： (1)根據(jù)要實(shí)現(xiàn)的功能確定所需的硬件資源，選擇合適的嵌入式硬件系統(tǒng)。 (2)嵌入式操作系統(tǒng)的選擇和二次開發(fā)。在選擇操作系統(tǒng)時(shí)要考慮到系統(tǒng)的硬件可移植性、實(shí)時(shí)性、對(duì)內(nèi)存的需求以及提供哪些開發(fā)工具等。 (3)應(yīng)用軟件的開發(fā)。主要是儀表界面設(shè)計(jì)，包括數(shù)字圖形顯示，動(dòng)畫顯示，數(shù)據(jù)庫(kù)開發(fā)等。 (4)基于無(wú)線數(shù)據(jù)傳輸模塊下的GPRS無(wú)線通訊實(shí)驗(yàn)。包括客戶端和服務(wù)器端系統(tǒng)配置，動(dòng)態(tài)域名解析等。 該儀表已應(yīng)用于ROVER燃料電池轎車，實(shí)踐表明，在嵌入式平臺(tái)上顯示車載信息，同傳統(tǒng)儀表相比具有較大的優(yōu)勢(shì)。可滿足小型化、輕量化的要求；造型美觀，可動(dòng)畫顯示、可讀性、可視性強(qiáng)；可實(shí)現(xiàn)一表多用。從軟件方面來(lái)講，引入了操作系統(tǒng)的概念，增強(qiáng)了代碼的可讀性、可維護(hù)性、可擴(kuò)展性以及靈活性；信息顯示自由度高，顯示界面人性化，可定制；即使更換硬件平臺(tái)，也只需對(duì)操作系統(tǒng)和底層驅(qū)動(dòng)程序進(jìn)行少量的移植工作，而無(wú)需修改與硬件無(wú)關(guān)的應(yīng)用代碼。
上傳時(shí)間： 2013-04-24
上傳用戶：SimonQQ
隨著3G網(wǎng)絡(luò)建設(shè)的展開，移動(dòng)用戶數(shù)量逐漸增加，用戶和運(yùn)營(yíng)商對(duì)網(wǎng)絡(luò)的質(zhì)量和覆蓋要求也越來(lái)越高。而在實(shí)際工作中，基站成本在網(wǎng)絡(luò)投資中占有很大比例，并且基站選址是建網(wǎng)的主要難題之一。同基站相比，直放站以其性價(jià)比高、建設(shè)周期短等優(yōu)點(diǎn)在我國(guó)移動(dòng)網(wǎng)絡(luò)上有著大量的應(yīng)用。目前，直放站已成為提高運(yùn)營(yíng)商網(wǎng)絡(luò)質(zhì)量、解決網(wǎng)絡(luò)盲區(qū)或弱區(qū)問題、增強(qiáng)網(wǎng)絡(luò)覆蓋的主要手段之一。但由于傳統(tǒng)的模擬直放站受周邊環(huán)境因素影響較大、抗干擾能力較差、傳輸距離受限、功放效率低，同時(shí)設(shè)備間沒有統(tǒng)一的協(xié)議規(guī)范，無(wú)法滿足系統(tǒng)廠商與直放站廠商的兼容，所以移動(dòng)通信市場(chǎng)迫切需要通過數(shù)字化來(lái)解決這些問題。 本文正是以設(shè)計(jì)新型數(shù)字化直放站為目標(biāo)，以實(shí)現(xiàn)數(shù)字中頻系統(tǒng)為研究重心，圍繞數(shù)字中頻的相關(guān)技術(shù)而展開研究。 文章介紹了數(shù)字直放站的研究背景和國(guó)內(nèi)外的研究現(xiàn)狀，闡述了數(shù)字直放站系統(tǒng)的設(shè)計(jì)思想及總體實(shí)現(xiàn)框圖，并對(duì)數(shù)字直放站數(shù)字中頻部分進(jìn)行了詳細(xì)的模塊劃分。針對(duì)其中的數(shù)字上下變頻模塊設(shè)計(jì)所涉及到的相關(guān)技術(shù)作詳細(xì)介紹，涉及到的理論主要有信號(hào)采樣理論、整數(shù)倍內(nèi)插和抽取理論等，在理論基礎(chǔ)上闡述了一些具體模塊的高效實(shí)現(xiàn)方案，最終利用FPGA實(shí)現(xiàn)了數(shù)字變頻模塊的設(shè)計(jì)。 在數(shù)字直放站系統(tǒng)中，降低峰均比是提高功放工作效率的關(guān)鍵技術(shù)之一。本文首先概述了降低峰均比的三類算法，然后針對(duì)目前常用的幾種算法進(jìn)行了仿真分析，最后在綜合考慮降低峰均比效果與實(shí)現(xiàn)復(fù)雜度的基礎(chǔ)上，提出了改進(jìn)的二次限幅算法。通過仿真驗(yàn)證算法的有效性后，針對(duì)其中的噪聲整形濾波器提出了“先分解，再合成”的架構(gòu)實(shí)現(xiàn)方式，并指出其中間級(jí)窄帶濾波器采用內(nèi)插級(jí)聯(lián)的方式實(shí)現(xiàn)，最后整個(gè)算法在FPGA上實(shí)現(xiàn)。 在軟件無(wú)線電思想的指導(dǎo)下，本文利用系統(tǒng)級(jí)的設(shè)計(jì)方法完成了WCDMA數(shù)字直放站中頻系統(tǒng)設(shè)計(jì)。遵照3GPP等相關(guān)標(biāo)準(zhǔn)，完成了系統(tǒng)的仿真測(cè)試和實(shí)物測(cè)試。最后得出結(jié)論：該系統(tǒng)實(shí)現(xiàn)了WCDMA數(shù)字直放站數(shù)字中頻的基本功能，并可保證在現(xiàn)有硬件不變的基礎(chǔ)上實(shí)現(xiàn)不同載波間平滑過渡、不同制式間輕松升級(jí)。
標(biāo)簽： WCDMA 數(shù)字 下變頻 直放站
上傳時(shí)間： 2013-04-24
上傳用戶：趙安qw
AutoCAD 是一款優(yōu)秀的微機(jī)輔助繪圖軟件，由于它的通用性限制它在具體領(lǐng)域中特殊情況的應(yīng)用。所以，廣大專業(yè)技術(shù)人員學(xué)習(xí)一點(diǎn)二次開發(fā)知識(shí)，會(huì)大大提高繪圖效率。文中介紹了在AutoCAD 中實(shí)現(xiàn)機(jī)械制圖
上傳時(shí)間： 2013-04-24
上傳用戶：heart520beat
低密度校驗(yàn)碼（LDPC，Low Density Parity Check Code）是一種性能接近香農(nóng)極限的信道編碼，已被廣泛地采用到各種無(wú)線通信領(lǐng)域標(biāo)準(zhǔn)中，包括我國(guó)的數(shù)字電視地面?zhèn)鬏敇?biāo)準(zhǔn)、歐洲第二代衛(wèi)星數(shù)字視頻廣播標(biāo)準(zhǔn)（DVB-S2，Digital Video Broadcasting-Satellite 2）、IEEE 802.11n、IEEE 802.16e等。它是3G乃至將來(lái)4G通信系統(tǒng)中的核心技術(shù)之一。 當(dāng)今LDPC碼構(gòu)造的主流方向有兩個(gè)，分別是結(jié)合準(zhǔn)循環(huán)（QC，Quasi Cyclic）移位結(jié)構(gòu)的單次擴(kuò)展構(gòu)造和類似重復(fù)累積（RA，Repeat Accumulate）碼構(gòu)造。相應(yīng)地，主要的LDPC碼編碼算法有基于生成矩陣的算法和基于迭代譯碼的算法。基于生成矩陣的編碼算法吞吐量高，但是需要較多的寄存器和ROM資源；基于迭代譯碼的編碼算法實(shí)現(xiàn)簡(jiǎn)單，但是吞吐量不高，且不容易構(gòu)造高性能的好碼。 本文在研究了上述幾種碼構(gòu)造和編碼算法之后，結(jié)合編譯碼器綜合實(shí)現(xiàn)的復(fù)雜度考慮，提出了一種切實(shí)可行的基于二次擴(kuò)展（Dex，Duplex Expansion）的QC-LDPC碼構(gòu)造方法，以實(shí)現(xiàn)高吞吐量的LDPC碼收發(fā)端；并且充分利用該類碼校驗(yàn)矩陣準(zhǔn)循環(huán)移位結(jié)構(gòu)的特點(diǎn)，結(jié)合RU算法，提出了一種新編碼器的設(shè)計(jì)方案。 基于二次擴(kuò)展的QC-LDPC碼構(gòu)造方法，是通過對(duì)母矩陣先后進(jìn)行亂序擴(kuò)展（Pex，Permutation Expansion）和循環(huán)移位擴(kuò)展（CSEx，Cyclic Shift Expansion）實(shí)現(xiàn)的。在此基礎(chǔ)上，為了實(shí)現(xiàn)可變碼長(zhǎng)、可變碼率，一般編譯碼器需同時(shí)支持多個(gè)亂序擴(kuò)展和循環(huán)移位擴(kuò)展的擴(kuò)展因子。本文所述二次擴(kuò)展構(gòu)造方法的特點(diǎn)在于，固定循環(huán)移位擴(kuò)展的擴(kuò)展因子大小不變，支持多個(gè)亂序擴(kuò)展的擴(kuò)展因子，使得譯碼器結(jié)構(gòu)得以精簡(jiǎn)；構(gòu)造得到的碼字具有近似規(guī)則碼的結(jié)構(gòu)，便于硬件實(shí)現(xiàn)；（偽）隨機(jī)生成的循環(huán)移位系數(shù)能夠提高碼字的誤碼性能，是對(duì)硬件實(shí)現(xiàn)和誤碼性能的一種折中。 新編碼器在很大程度上考慮了資源的復(fù)用，使得實(shí)現(xiàn)復(fù)雜度近似與碼長(zhǎng)成正比。考慮到吞吐量的要求，新編碼器結(jié)構(gòu)完全拋棄了RU算法中串行的前向替換（FS，F(xiàn)orward Substitution）模塊，同時(shí)簡(jiǎn)化了流水線結(jié)構(gòu)，由原先RU算法的6級(jí)降低為4級(jí)；為了縮短編碼延時(shí)，設(shè)計(jì)時(shí)安排每一級(jí)流水線計(jì)算所需的時(shí)鐘數(shù)大致相同。 這種碼字構(gòu)造和編碼聯(lián)合設(shè)計(jì)方案具有以下優(yōu)勢(shì)：相比RU算法，新方案對(duì)可變碼長(zhǎng)、可變碼率的支持更靈活，吞吐量也更大；相比基于生成矩陣的編碼算法，新方案節(jié)省了50％以上的寄存器和ROM資源，單位資源下的吞吐量更大；相比類似重復(fù)累積碼結(jié)構(gòu)的基于迭代譯碼的編碼算法，新方案使高性能LDPC碼的構(gòu)造更為方便。以上結(jié)果都在Xilinx Virtex II pro 70 FPGA上得到驗(yàn)證。 通過在實(shí)驗(yàn)板上實(shí)測(cè)表明，上述基于二次擴(kuò)展的QC-LDPC碼構(gòu)造和相應(yīng)的編碼方案能夠?qū)崿F(xiàn)高吞吐量LDPC碼收發(fā)端，在實(shí)際應(yīng)用中具有很高的價(jià)值。 目前，LDPC碼正向著非規(guī)則、自適應(yīng)、信源信道及調(diào)制聯(lián)合編碼方向發(fā)展。跨層聯(lián)合編碼的構(gòu)造方法，及其對(duì)應(yīng)的編碼算法，也必將成為信道編碼理論未來(lái)的研究重點(diǎn)。
上傳時(shí)間： 2013-07-26
上傳用戶：qoovoop
隨著信號(hào)處理技術(shù)的進(jìn)步和電子技術(shù)的發(fā)展，雷達(dá)信號(hào)偵察接收機(jī)逐漸從模擬體制向數(shù)字體制轉(zhuǎn)變。軟件無(wú)線電概念的提出，促使雷達(dá)偵察接收機(jī)朝大帶寬、全截獲方向發(fā)展，現(xiàn)有的串行信號(hào)處理體制已經(jīng)很難滿足系統(tǒng)要求。FPGA器件的出現(xiàn)，為實(shí)現(xiàn)寬帶雷達(dá)信號(hào)偵察數(shù)字接收機(jī)提供了硬件支持。 本文結(jié)合FPGA芯片特點(diǎn)，在前人研究基礎(chǔ)上，從算法和硬件實(shí)現(xiàn)兩方面，對(duì)雷達(dá)信號(hào)偵察數(shù)字接收機(jī)若干關(guān)鍵技術(shù)進(jìn)行了研究和創(chuàng)新，主要研究?jī)?nèi)容包括以下幾個(gè)方面。 1)給出了基于QuartusII/Matlab和ISE/ModelSim/Matlab的兩種FPGA設(shè)計(jì)聯(lián)合仿真技術(shù)。這種聯(lián)合仿真技術(shù)，大大提高了基于FPGA的雷達(dá)信號(hào)偵察數(shù)字接收機(jī)的設(shè)計(jì)效率。 2)給出了一種基于FFT/IFFT的寬帶數(shù)字正交變換算法，并將該算法在FPGA中進(jìn)行了硬件實(shí)現(xiàn)，設(shè)計(jì)可對(duì)600MHz帶寬內(nèi)的輸入信號(hào)進(jìn)行實(shí)時(shí)正交變換。 3)提出了一種全并行結(jié)構(gòu)FFT的FPGA實(shí)現(xiàn)方案，并將其在FPGA芯片中進(jìn)行了硬件實(shí)現(xiàn)，設(shè)計(jì)能夠在一個(gè)時(shí)鐘周期內(nèi)完成32點(diǎn)并行FFT運(yùn)算，滿足了數(shù)字信道化接收機(jī)對(duì)數(shù)據(jù)處理速度的要求。 4)提出了一種自相關(guān)信號(hào)檢測(cè)FPGA實(shí)現(xiàn)方案，通過改變FIFO長(zhǎng)度改變自相關(guān)運(yùn)算點(diǎn)數(shù)，實(shí)現(xiàn)了弱信號(hào)檢測(cè)。提出通過二次門限處理來(lái)消除檢測(cè)脈沖中的毛刺和凹陷，降低了虛警概率，提高了檢測(cè)結(jié)果的可靠性。 5)在單通道自相關(guān)信號(hào)檢測(cè)算法基礎(chǔ)上，提出采用三路并行檢測(cè)，每路采用不同的相關(guān)點(diǎn)數(shù)和檢測(cè)門限，再綜合考慮三路檢測(cè)結(jié)果，得到最終檢測(cè)結(jié)果。給出了算法FPGA實(shí)現(xiàn)過程，并對(duì)設(shè)計(jì)進(jìn)行了聯(lián)合時(shí)序仿真，提高了檢測(cè)性能。 6)給出了一種利用FFT變換后的兩根最大譜線進(jìn)行插值的快速高精度頻率估計(jì)方法，并將該算法在FPGA硬件中進(jìn)行了實(shí)現(xiàn)。通過利用FFT運(yùn)算后的實(shí)/虛部最大值進(jìn)行插值，降低了硬件資源消耗、縮短了運(yùn)算延遲。 7)結(jié)合4)、5)、6)中的研究成果，完成了對(duì)雷達(dá)脈沖信號(hào)到達(dá)時(shí)間、終止時(shí)間、脈沖寬度和脈沖頻率的估計(jì)，最終在一塊FPGA芯片內(nèi)實(shí)現(xiàn)了一個(gè)精簡(jiǎn)的雷達(dá)信號(hào)偵察數(shù)字接收機(jī)，并在微波暗室中進(jìn)行了測(cè)試。
標(biāo)簽： FPGA 雷達(dá)信號(hào) 數(shù)字接收機(jī)
上傳時(shí)間： 2013-06-13
上傳用戶：Divine
本課程通過對(duì)通信電源網(wǎng)絡(luò)結(jié)構(gòu)及基本配置的介紹，配合例題及防護(hù)的案例講解，引導(dǎo)學(xué)員了解并掌握通信電源的基本知識(shí)及基本維護(hù)方法。學(xué)完本課程后，學(xué)員能夠：了解通信電源在通信網(wǎng)絡(luò)中的種類及地位；掌握交直流電源的配置；掌握通信電源中各模塊的基本功能；掌握通信電源的基本防護(hù)方法。 作為通信系統(tǒng)的"心臟"，通信電源在通信局（站）中具有無(wú)可比擬的重要地位。它包含的內(nèi)容非常廣泛，不僅包含48V直流組合通信電源系統(tǒng)，而且還包括DC/DC二次模塊電源，UPS不間斷電源和通信用蓄電池等。通信電源的核心基本一致，都是以功率電子為基礎(chǔ)，通過穩(wěn)定的控制環(huán)設(shè)計(jì)，再加上必要的外部監(jiān)控，最終實(shí)現(xiàn)能量的轉(zhuǎn)換和過程的監(jiān)控。通信設(shè)備需要電源設(shè)備提供直流供電。電源的安全、可靠是保證通信系統(tǒng)正常運(yùn)行的重要條件。
標(biāo)簽： 華為 通信電源 技術(shù)基礎(chǔ)
上傳時(shí)間： 2013-04-24
上傳用戶：妄想演繹師
最為全面的電流檢測(cè)電路詳解 電流檢測(cè)電路電流互感器CT二次測(cè)得的AC電壓,經(jīng)D20~D23組成的橋式整流電路整流、C31 平滑,所獲得的直流電壓送至CPU,該電壓越高,表示電源輸入的電流越大
標(biāo)簽： 電流檢測(cè)電路
上傳時(shí)間： 2013-07-29
上傳用戶：變形金剛
國(guó)家電網(wǎng)公司生產(chǎn)運(yùn)營(yíng)部，電能計(jì)量裝置現(xiàn)場(chǎng)檢驗(yàn)作業(yè)指導(dǎo)書。主要針對(duì)電網(wǎng)關(guān)口和大的電力用戶的電能計(jì)量裝置，包括電能表、計(jì)量用電流、電壓互感器以及電壓互感器二次回路壓降的現(xiàn)場(chǎng)檢驗(yàn)的方法、操作程序和安全要求予以科學(xué)合理的規(guī)范。2003年的文件，可供參考。
標(biāo)簽： 電能計(jì)量 指導(dǎo)書 裝置
上傳時(shí)間： 2013-04-24
上傳用戶：Poppy
可配置端口電路是FPGA芯片與外圍電路連接關(guān)鍵的樞紐，它有諸多功能：芯片與芯片在數(shù)據(jù)上的傳遞(包括對(duì)輸入信號(hào)的采集和輸出信號(hào)輸出)，電壓之間的轉(zhuǎn)換，對(duì)外圍芯片的驅(qū)動(dòng)，完成對(duì)芯片的測(cè)試功能以及對(duì)芯片電路保護(hù)等。 本文采用了自頂向下和自下向上的設(shè)計(jì)方法，依據(jù)可配置端口電路能實(shí)現(xiàn)的功能和工作原理，運(yùn)用Cadence的設(shè)計(jì)軟件，結(jié)合華潤(rùn)上華0.5μm的工藝庫(kù)，設(shè)計(jì)了一款性能、時(shí)序、功耗在整體上不亞于xilinx4006e[8]的端口電路。主要研究以下幾個(gè)方面的內(nèi)容： 1.基于端口電路信號(hào)寄存器的采集和輸出方式，本論文設(shè)計(jì)的端口電路可以通過配置將它設(shè)置成單沿或者雙沿的觸發(fā)方式[7]，并完成了Verilog XL和Hspiee的功能和時(shí)序仿真，且建立時(shí)間小于5ns和保持時(shí)間在0ns左右。和xilinx4006e[8]相比較滿足設(shè)計(jì)的要求。 2.基于TAP Controller的工作原理及它對(duì)16種狀態(tài)機(jī)轉(zhuǎn)換的控制，對(duì)16種狀態(tài)機(jī)的轉(zhuǎn)換完成了行為級(jí)描述和實(shí)現(xiàn)了捕獲、移位、輸出、更新等主要功能仿真。 3.基于邊界掃描電路是對(duì)觸發(fā)器級(jí)聯(lián)的構(gòu)架這一特點(diǎn)，設(shè)計(jì)了一款邊界掃描電路，并運(yùn)用Verilog XL和Hspiee對(duì)它進(jìn)行了功能和時(shí)序的仿真。達(dá)到對(duì)芯片電路測(cè)試設(shè)計(jì)的要求。 4.對(duì)于端口電路來(lái)講，有時(shí)需要將從CLB中的輸出數(shù)據(jù)實(shí)現(xiàn)異或、同或、與以及或的功能，為此本文采用二次函數(shù)輸出的電路結(jié)構(gòu)來(lái)實(shí)現(xiàn)以上的功能，并運(yùn)用Verilog XL和Hspiee對(duì)它進(jìn)行了功能和時(shí)序的仿真。滿足設(shè)計(jì)要求。 5.對(duì)于0.5μm的工藝而言，輸入端口的電壓通常是3.3V和5V，為此根據(jù)設(shè)置不同的上、下MOS管尺寸來(lái)調(diào)整電路的中點(diǎn)電壓，將端口電路設(shè)計(jì)成3.3V和5V兼容的電路，通過仿真性能上已完全達(dá)到這一要求。此外，在輸入端口處加上擴(kuò)散電阻R和電容C組成噪聲濾波電路，這個(gè)電路能有效地抑制加到輸入端上的白噪聲型噪聲電壓[2]。 6.在噪聲和延時(shí)不影響電路正常工作的范圍內(nèi)，具有三態(tài)控制和驅(qū)動(dòng)大負(fù)載的功能。通過對(duì)管子尺寸的大小設(shè)置和驅(qū)動(dòng)大小的仿真表明：在實(shí)現(xiàn)TTL高電平輸出時(shí)，最大的驅(qū)動(dòng)電流達(dá)到170mA，而對(duì)應(yīng)的xilinx4006e的TTL高電平最大驅(qū)動(dòng)電流為140mA[8]；同樣，在實(shí)現(xiàn)CMOS高電平最大驅(qū)動(dòng)電流達(dá)到200mA,而xilinx4006e的CMOS驅(qū)動(dòng)電流達(dá)到170[8]mA。 7.與xilinx4006e端口電路相比，在延時(shí)和面積以及功耗略大的情況下，本論文研究設(shè)計(jì)的端口電路增加了雙沿觸發(fā)、將輸出數(shù)據(jù)實(shí)現(xiàn)二次函數(shù)的輸出方式、通過添加譯碼器將配置端口的數(shù)目減少的新的功能，且驅(qū)動(dòng)能力更加強(qiáng)大。
上傳時(shí)間： 2013-06-03
上傳用戶：aa54
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
