單相交流串勵電動機由于啟動轉矩大、轉速高、體積小等一系列的特點，在電動工具、家用電器，尤其是小家電和吸塵器上獲得了十分廣泛的應用。論文對單相交流串勵電動機的發熱和振動特性進行研究。 在第二章，通過討論電機的發熱理論及其影響因素，結合實際建立了數學模型，推導得出一個工程上比較實用的公式，用來計算馬達堵轉時的溫升，還編寫了一個電腦程序來仿真計算馬達堵轉時的溫升。 在第三章，討論了電機轉子和支撐組成的振動系統在多自由度和各種情況下的振動。應用杜哈梅積分式和傅立葉分析法將機械振動和電磁干擾聯系起來，將機械振動問題轉化為二階電路的問題來進行處理。并且提出觀點：1.先測量出機械振動的頻譜圖或電磁噪音的Db-Freq頻譜圖，再用反傅立葉分解的方法將它們合成，得到周期性的激勵的形狀。2.由激勵(力信號或電信號)所產生的波在弦內進行傳播，信號經過衰減，輻射，在邊界處反射，然后跟下一列波迭加，直到成為穩定的干擾信號。 在第四章，對樣機進行測試，并和電腦仿真結果進行了比較。結果表明二者的偏差在2.5％以內。
上傳時間： 2013-07-31
上傳用戶：csgcd001
二十世紀九十年代以來，隨著嵌入式系統的蓬勃發展，嵌入式技術開始滲透到數控領域，傳統數控技術與嵌入式技術相結合，新型嵌入式數控技術進入一個高速發展的階段。激光切割由于具有切割尺寸質量好、速度快、精度高、效率高等優點，在工業數控系統中具有非常廣泛的應用。基于嵌入式的激光切割數控系統是嵌入式技術在激光切割應用中新的探索,對于激光加工工業有著重要的意義。本文以ARM與R8C為平臺，對以激光切割為應用的嵌入式數控系統的設計進行了研究。 本文介紹了嵌入式數控系統的原理、體系結構和硬件組成以及激光切割和原理、發展和特點，然后從硬件和軟件兩個方面對系統的具體設計進行了研究。介紹了上位機ARMS3C44B0和下位機R8C/17的特點，執行機構步進電機的控制原理，對外圍設備相關設計進行了研究，包括上位機ARM S3C4B0的串口通信、LCD顯示、觸摸屏的設計，已及下位機R8C/17的串口通信與對步進電機的控制。介紹了嵌入式操作系統UC/OS-II的原理及特點，UC/GUI的特點及應用。對系統各功能模塊的軟件設計進行了研究，包括嵌入式操作系統上任務的設計和通訊、系統人機界面的設計。研究了兩種激光切割路徑的算法，包括通用的來回掃描切割算法以及作者研究的實際路徑切割算法。
上傳時間： 2013-07-22
上傳用戶：lw4463301
步進電機是將電脈沖信號變換成角位移或直線位移的執行部件。步進電機可以直接用數字信號驅動，使用非常方便。一般電動機都是連續轉動的，而步進電動機則有定位和運轉兩種基本狀態，當有脈沖輸入時步進電動機一步一步地轉動，每給它一個脈沖信號，它就轉過一定的角度。步進電動機的角位移量和輸入脈沖的個數嚴格成正比，在時間上與輸入脈沖同步，因此只要控制輸入脈沖的數量、頻率及電動機繞組通電的相序，便可獲得所需的轉角、轉速及轉動方向。在沒有脈沖輸入時，在繞組電源的激勵下氣隙磁場能使轉子保持原有位置處于定位狀態。因此非常適合于單片機控制。步進電機還具有快速啟動、精確步進和定位等特點，因而在數控機床，繪圖儀，打印機以及光學儀器中得到廣泛的應用。步進電動機已成為除直流電動機和交流電動機以外的第三類電動機。傳統電動機作為機電能量轉換裝置，在人類的生產和生活進入電氣化過程中起著關鍵的作用。步進電機可以作為一種控制用的特種電機，利用其沒有積累誤差(精度為100%)的特點，廣泛應用于各種開環控制。
上傳時間： 2013-04-24
上傳用戶：3到15
LAMOST(Large Sky Area Multi-Obiect Fiber Spectroscopy Telescope，大天區面積多目標光纖光譜天文望遠鏡)需要對焦而上的4 000個光纖定位單元進行精確定位，一個光纖定位單元需要兩個步進電機來驅動，即需要對8 000個電機進行驅動控制。如何對這8 000個電機進行有效的控制，是本文主要的研究內容。 本義引入EDA(Electronic Design Automation)，技術，以FPGA和CAN總線為硬件載體來進行設計。FPGA相比較于DSP，單片機而言，具有10管腳多，資源豐富，使用靈活等優點，可以存片內集成多個電機的摔制，這樣對于提高系統的集成度，節約成本無疑有著很大的幫助。 在電機的控制當中，其失步和過沖會直接影響到系統的精度，所以需要對電機脈沖頻率加以控制，對于在平穩狀態下能正常工作的電機，失步往往發生在啟動停止等脈沖頻率突然發生改變的時刻。具體實現方法是通過實驗找出一條理想的加減速曲線，再將曲線離散化，并把離散化后的加減速分頻系數存儲在FPGA片內ROM里而，當電機運行到對應的步數時，取出分頻系數來獲取對應的運行頻率。 在LAMOST觀測中，光纖定位單元的零位是個很重要的基準，在每次觀測之前，電機都要回零，理論上電氣零位和機械零位在同一點上，如果電氣檢測到達零位則認為已經到達機械零位位置。但是實際中由于裝配等一些原因，可能會出現零位短路和零位斷路的情況。零位斷路是指電機處于機械零位，但是電氣不能檢測到；零位短路是指電機不在機械零位，但是電氣已經檢測到處于零位。這兩種情況會造成越界和機械零位一直被擠壓的后果，有可能會損壞光纖定位單元，為了防止這些情況出現，軟件程序中加入了計數器，從而從有效地保護了光纖定位單元，同時將這些狀況向上反饋，以便維護和檢修。 在本文完成之時，能夠控制驅動336個光纖定位單元的小系統已經在北京天文臺興隆觀測站實際投入運行，并于2007年5月28日獲得首條光譜，取得了不錯的效果。
上傳時間： 2013-04-24
上傳用戶：afeiafei309
· 摘要： 為了實現基于DSP的步進電機的細分控制系統,本文首先簡述了兩相混合式步進電機的細分控制原理,給出了步進電機的驅動接口電路.給出了DSP實現細分控制部分的關鍵程序代碼,實驗證明,采用此方案實現步進電機的細分可行有效.
上傳時間： 2013-06-07
上傳用戶：壞天使kk
·摘 要:通過合理選擇步進電機相繞組細分電流波形，提出并介紹了基于AT89C51單片機控制的斬波恒流均勻細分驅動方案及實現技術。運行結果表明所設計的驅動系統具有細分精度高、運行平穩且噪聲小、功耗低、可靠性好、性價比高等優點。
上傳時間： 2013-05-18
上傳用戶：ynsnjs
控制三相步進電機及光電編碼器的采集,當電機停止時,保證三相里面只有一相相通,防止停止時電流過大.
上傳時間： 2013-08-20
上傳用戶：wdq1111
摘要: 介紹了時鐘分相技術并討論了時鐘分相技術在高速數字電路設計中的作用。 關鍵詞: 時鐘分相技術; 應用 中圖分類號: TN 79 文獻標識碼:A 文章編號: 025820934 (2000) 0620437203 時鐘是高速數字電路設計的關鍵技術之一, 系統時鐘的性能好壞, 直接影響了整個電路的 性能。尤其現代電子系統對性能的越來越高的要求, 迫使我們集中更多的注意力在更高頻率、 更高精度的時鐘設計上面。但隨著系統時鐘頻率的升高。我們的系統設計將面臨一系列的問 題。 1) 時鐘的快速電平切換將給電路帶來的串擾(Crosstalk) 和其他的噪聲。 2) 高速的時鐘對電路板的設計提出了更高的要求: 我們應引入傳輸線(T ransm ission L ine) 模型, 并在信號的匹配上有更多的考慮。 3) 在系統時鐘高于100MHz 的情況下, 應使用高速芯片來達到所需的速度, 如ECL 芯 片, 但這種芯片一般功耗很大, 再加上匹配電阻增加的功耗, 使整個系統所需要的電流增大, 發 熱量增多, 對系統的穩定性和集成度有不利的影響。 4) 高頻時鐘相應的電磁輻射(EM I) 比較嚴重。 所以在高速數字系統設計中對高頻時鐘信號的處理應格外慎重, 盡量減少電路中高頻信 號的成分, 這里介紹一種很好的解決方法, 即利用時鐘分相技術, 以低頻的時鐘實現高頻的處 理。 1 時鐘分相技術 我們知道, 時鐘信號的一個周期按相位來分, 可以分為360°。所謂時鐘分相技術, 就是把 時鐘周期的多個相位都加以利用, 以達到更高的時間分辨。在通常的設計中, 我們只用到時鐘 的上升沿(0 相位) , 如果把時鐘的下降沿(180°相位) 也加以利用, 系統的時間分辨能力就可以 提高一倍(如圖1a 所示)。同理, 將時鐘分為4 個相位(0°、90°、180°和270°) , 系統的時間分辨就 可以提高為原來的4 倍(如圖1b 所示)。 以前也有人嘗試過用專門的延遲線或邏輯門延時來達到時鐘分相的目的。用這種方法產生的相位差不夠準確, 而且引起的時間偏移(Skew ) 和抖動 (J itters) 比較大, 無法實現高精度的時間分辨。 近年來半導體技術的發展, 使高質量的分相功能在一 片芯片內實現成為可能, 如AMCC 公司的S4405, CY2 PRESS 公司的CY9901 和CY9911, 都是性能優異的時鐘 芯片。這些芯片的出現, 大大促進了時鐘分相技術在實際電 路中的應用。我們在這方面作了一些嘗試性的工作: 要獲得 良好的時間性能, 必須確保分相時鐘的Skew 和J itters 都 比較小。因此在我們的設計中, 通常用一個低頻、高精度的 晶體作為時鐘源, 將這個低頻時鐘通過一個鎖相環(PLL ) , 獲得一個較高頻率的、比較純凈的時鐘, 對這個時鐘進行分相, 就可獲得高穩定、低抖動的分 相時鐘。 這部分電路在實際運用中獲得了很好的效果。下面以應用的實例加以說明。2 應用實例 2. 1 應用在接入網中 在通訊系統中, 由于要減少傳輸 上的硬件開銷, 一般以串行模式傳輸 圖3 時鐘分為4 個相位 數據, 與其同步的時鐘信號并不傳輸。 但本地接收到數據時, 為了準確地獲取 數據, 必須得到數據時鐘, 即要獲取與數 據同步的時鐘信號。在接入網中, 數據傳 輸的結構如圖2 所示。 數據以68MBös 的速率傳輸, 即每 個bit 占有14. 7ns 的寬度, 在每個數據 幀的開頭有一個用于同步檢測的頭部信息。我們要找到與它同步性好的時鐘信號, 一般時間 分辨應該達到1ö4 的時鐘周期。即14. 7ö 4≈ 3. 7ns, 這就是說, 系統時鐘頻率應在300MHz 以 上, 在這種頻率下, 我們必須使用ECL inp s 芯片(ECL inp s 是ECL 芯片系列中速度最快的, 其 典型門延遲為340p s) , 如前所述, 這樣對整個系統設計帶來很多的困擾。 我們在這里使用鎖相環和時鐘分相技術, 將一個16MHz 晶振作為時鐘源, 經過鎖相環 89429 升頻得到68MHz 的時鐘, 再經過分相芯片AMCCS4405 分成4 個相位, 如圖3 所示。 我們只要從4 個相位的68MHz 時鐘中選擇出與數據同步性最好的一個。選擇的依據是: 在每個數據幀的頭部(HEAD) 都有一個8bit 的KWD (KeyWord) (如圖1 所示) , 我們分別用 這4 個相位的時鐘去鎖存數據, 如果經某個時鐘鎖存后的數據在這個指定位置最先檢測出這 個KWD, 就認為下一相位的時鐘與數據的同步性最好(相關)。 根據這個判別原理, 我們設計了圖4 所示的時鐘分相選擇電路。 在板上通過鎖相環89429 和分相芯片S4405 獲得我們所要的68MHz 4 相時鐘: 用這4 個 時鐘分別將輸入數據進行移位, 將移位的數據與KWD 作比較, 若至少有7bit 符合, 則認為檢 出了KWD。將4 路相關器的結果經過優先判選控制邏輯, 即可輸出同步性最好的時鐘。這里, 我們運用AMCC 公司生產的 S4405 芯片, 對68MHz 的時鐘進行了4 分 相, 成功地實現了同步時鐘的獲取, 這部分 電路目前已實際地應用在某通訊系統的接 入網中。 2. 2 高速數據采集系統中的應用 高速、高精度的模擬- 數字變換 (ADC) 一直是高速數據采集系統的關鍵部 分。高速的ADC 價格昂貴, 而且系統設計 難度很高。以前就有人考慮使用多個低速 圖5 分相技術應用于采集系統 ADC 和時鐘分相, 用以替代高速的ADC, 但由 于時鐘分相電路產生的相位不準確, 時鐘的 J itters 和Skew 比較大(如前述) , 容易產生較 大的孔徑晃動(Aperture J itters) , 無法達到很 好的時間分辨。 現在使用時鐘分相芯片, 我們可以把分相 技術應用在高速數據采集系統中: 以4 分相后 圖6 分相技術提高系統的數據采集率 的80MHz 采樣時鐘分別作為ADC 的 轉換時鐘, 對模擬信號進行采樣, 如圖5 所示。 在每一采集通道中, 輸入信號經過 緩沖、調理, 送入ADC 進行模數轉換, 采集到的數據寫入存儲器(M EM )。各個 采集通道采集的是同一信號, 不過采樣 點依次相差90°相位。通過存儲器中的數 據重組, 可以使系統時鐘為80MHz 的采 集系統達到320MHz 數據采集率(如圖6 所示)。 3 總結 靈活地運用時鐘分相技術, 可以有效地用低頻時鐘實現相當于高頻時鐘的時間性能, 并 避免了高速數字電路設計中一些問題, 降低了系統設計的難度。
上傳時間： 2013-12-17
上傳用戶：xg262122
諸如電信設備、存儲模塊、光學繫統、網絡設備、服務器和基站等許多復雜繫統都采用了 FPGA 和其他需要多個電壓軌的數字 IC，這些電壓軌必須以一個特定的順序進行啟動和停機操作，否則 IC 就會遭到損壞。
上傳時間： 2014-12-24
上傳用戶：packlj
電路板裝配、PCB 布局和數字 IC 集成的進步造就了新一代的高密度安裝、高性能繫統。
上傳時間： 2013-10-17
上傳用戶：RQB123
