較高性能的永磁同步電機矢量控制系統(tǒng)需要實時更新電機參數(shù)，文章中采用一種在線辨識永磁同步電機參數(shù)的方法。這種基于最小二乘法參數(shù)辨識方法是在轉(zhuǎn)子同步旋轉(zhuǎn)坐標系下進行的，通過MATLAB/SIMULINK對基于最小二乘法的永磁同步電機參數(shù)辨識進行了仿真，仿真結(jié)果表明這種電機參數(shù)辨識方法能夠?qū)崟r、準確地更新電機控制參數(shù)。 關(guān)鍵詞：永磁同步電機;參數(shù)辨識;最小二乘法
上傳時間： 2013-06-06
上傳用戶：685
二次雷達(Secondary Surveillance Radar)是民航空中管制(Air Traffic Control)和軍事敵我識別(Identification Friend or Foe)系統(tǒng)中的關(guān)鍵部分,由于這兩個應(yīng)用領(lǐng)域都要求很高的可靠性和穩(wěn)定性,因此,二次雷達一直是國內(nèi)外雷達信號處理領(lǐng)域的研究熱點.傳統(tǒng)的機載二次雷達應(yīng)答器普遍采用中小規(guī)模集成電路和分立元件設(shè)計,其穩(wěn)定性和可靠性差,實時處理能力也很有限,無法完成高密度、大容量的應(yīng)答.針對這些缺陷,本論文提出一種全新的應(yīng)答數(shù)字信號處理器硬件結(jié)構(gòu),即FPGA+DSP的混合結(jié)構(gòu).這種硬件體系結(jié)構(gòu)的特點是可靠性高,集成度高,通用性強,適于模塊化設(shè)計,處理速度快,能實時處理多個應(yīng)答信號,以及進行置信度分析和生成報表.此項目中,本文作者主要負責FPGA部分硬件設(shè)計.FPGA主要完成雙通道數(shù)據(jù)采集、產(chǎn)生視頻信號和旁瓣抑制信號、計算當前飛機相對本地接收天線的方位和距離、與DSP實時交換數(shù)據(jù)、上傳報表等功能.論文詳細分析了接收機信號處理算法在FPGA中的硬件實現(xiàn)方案,在提高系統(tǒng)可靠性、堅固性以及FPGA資源的合理利用方面做了深入的探討.同時給出不同層次關(guān)鍵模塊的HDL實現(xiàn)及其時序仿真結(jié)果.
標簽： FPGA 機載 二次雷達 硬件系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：西伯利亞狼
該論文介紹二次雷達的基本概念、發(fā)展歷史、工作流程和運作機理以及單脈沖二次雷達的系統(tǒng)原理,并且對傳統(tǒng)的單脈沖二次雷達應(yīng)答信號處理器的硬件結(jié)構(gòu)進行改進,提出一種全新的應(yīng)答處理器硬件結(jié)構(gòu),即FPGA+DSP的混合結(jié)構(gòu).這種硬件結(jié)構(gòu)的特點是結(jié)構(gòu)靈活,有較強的通用性.該論文圍繞FPGA+DSP這種數(shù)字信號處理的硬件結(jié)構(gòu),闡述了它在單脈沖二次雷達應(yīng)答數(shù)字信號處理器中的應(yīng)用,使用VHDL語言設(shè)計FPGA程序,并且給出主要模塊的仿真結(jié)果.FPGA主要完成距離計數(shù)、方位計數(shù)、脈沖分解、產(chǎn)生應(yīng)答數(shù)據(jù)送給DSP、與PC104交換報表等功能.長時間的成功試驗表明,基于FPGA和DSP技術(shù)的二次雷達應(yīng)答信號處理器在3毫秒內(nèi)可以同時處理四個重疊應(yīng)答,計算所接收的每一個脈沖的到達方向,得到真實脈沖并且給出脈沖置信度.系統(tǒng)達到了預(yù)期的目的.該課題的另外一個重要意義是對傳統(tǒng)的二次監(jiān)視雷達應(yīng)答信號處理器進行了改進,使單脈沖二次雷達系統(tǒng)的應(yīng)答處理能力在可靠性、穩(wěn)定性和系統(tǒng)精度三個方面有質(zhì)的飛躍.
上傳時間： 2013-04-24
上傳用戶：gokk
小波變換是一種新興的理論，是數(shù)學(xué)發(fā)展史上的重要成果。它無論對數(shù)學(xué)還是對工程應(yīng)用都產(chǎn)生了深遠的影響。最新的靜態(tài)圖像壓縮標準JPEG2000就以離散小波變換(DWT)作為核心變換算法。 本文首先較為詳細地分析了小波變換的理論基礎(chǔ)，對多分辨率分析、Mallat算法和提升算法做了介紹。然后分析了JPEG2000所采用的小波濾波器，并引入了一個新的LS97小波。該小波系數(shù)簡單、易于硬件實現(xiàn)，并且與CDF97小波有很好的兼容性，可作為CDF97小波的替代者。使用Matlab對CDF97小波和LS97小波的兼容性做仿真測試，結(jié)果表明這兩個小波具有幾乎相同的性能。在確定所用的小波后，本文設(shè)計了二維離散小波變換的硬件結(jié)構(gòu)。設(shè)計過程中對標準二維小波變換做了優(yōu)化，即將行變換和列變換的歸一化步驟合并計算，這樣可以減少兩次乘法操作。另外還使用移位加代替乘法，提取移位加中的公共算子等方式來優(yōu)化設(shè)計。對于邊界數(shù)據(jù)的處理，本文采用了嵌入式對稱延拓技術(shù)，不需要額外的緩存，節(jié)約了硬件資源。為提高硬件利用率，本文將LeGall53小波變換和LS97小波變換統(tǒng)一起來，只要一個控制信號就可實現(xiàn)兩者之間的轉(zhuǎn)換。本文所提出的結(jié)構(gòu)采用基于行的變換方式，只需要六行中間數(shù)據(jù)即可完成全部行數(shù)據(jù)的小波變換。采用流水線技術(shù)提高了整個設(shè)計的運行速度。最后也給出了二維離散小波反變換的實現(xiàn)結(jié)構(gòu)。 在完成硬件結(jié)構(gòu)設(shè)計的基礎(chǔ)上，使用Verilog硬件描述語言對整個設(shè)計進行了完全可綜合的RTL級描述，采用同步設(shè)計，提高了可靠性。在Xilinx公司的FPGA開發(fā)軟件ISE6.3i中對正反小波變換做了仿真和實現(xiàn)，結(jié)果表明，本設(shè)計能高速高精度地完成正反可逆和不可逆小波變換，可以滿足各種實時性要求。
上傳時間： 2013-07-25
上傳用戶：sn2080395
·《智能系統(tǒng)的研究與發(fā)展 二十六》(Research and Development in Intelligent Systems XXVI)(Max Barmer & Richard Ellis)文字版[PDF]
標簽： nbsp 智能系統(tǒng) 發(fā)展
上傳時間： 2013-06-21
上傳用戶：宋桃子
·幾篇關(guān)于FFT的論文（二）
上傳時間： 2013-07-05
上傳用戶：chfanjiang
一個實用的二通道航模遙控發(fā)射接收電路的制作資料。
上傳時間： 2013-04-24
上傳用戶：qq21508895
altera 颶風二代開發(fā)板的原理圖，pdf格式\r\n
上傳時間： 2013-08-15
上傳用戶：qimingxing130
基于CPLD的二進制碼轉(zhuǎn)換為二十進制（BCD）碼的電路[1].pdf
上傳時間： 2013-09-03
上傳用戶：rtsm07
skill語言在Cadence平臺二次開發(fā)中大量使用，在IC設(shè)計中也有應(yīng)用。\r\n本文關(guān)鍵詞：SKILL Cadence SKILL開發(fā)程序源碼大集合，共有84個功能實現(xiàn)
上傳時間： 2013-09-09
上傳用戶：qingzhuhu
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
