機(jī)械手是自動(dòng)裝配生產(chǎn)線上必不可少的設(shè)備，它可以模擬人手臂的部分動(dòng)作，按預(yù)定的程序、軌跡和要求，實(shí)現(xiàn)抓取、搬運(yùn)和裝配等工作。在減輕人的勞動(dòng)強(qiáng)度和提高裝配質(zhì)量和在惡劣環(huán)境下作業(yè)等方面，起到了積極的作用。嵌入式系統(tǒng)是近年來發(fā)展起來的以應(yīng)用為中心并且軟硬件可裁剪的實(shí)時(shí)系統(tǒng)，它的特點(diǎn)是高度自動(dòng)化，響應(yīng)速度快等，非常適合于要求實(shí)時(shí)的和多任務(wù)的場(chǎng)合。 本文分析了機(jī)械手控制系統(tǒng)的功能要求，研究設(shè)計(jì)了一種基于ARM和DSP的機(jī)械手?jǐn)?shù)控系統(tǒng)的方案。嵌入式ARM處理器，具有運(yùn)行速度快、功耗低、程序設(shè)計(jì)靈活、外圍硬件資源豐富等優(yōu)點(diǎn)，但其很難在處理大數(shù)據(jù)量、復(fù)雜算法時(shí)保證系統(tǒng)的靈活性和實(shí)時(shí)性。DSP作為數(shù)字信號(hào)處理的核心器件，能夠?qū)崟r(shí)快速的完成控制算法運(yùn)算，由于DSP普通輸入輸出口的高低電平變化周期最快只能到1微秒左右，不適合高速輸入輸出；FPGA芯片高速輸入輸出數(shù)據(jù)，時(shí)間可縮短至幾十納秒。另外利用FPGA可以方便的實(shí)現(xiàn)各種接口的邏輯時(shí)序，豐富的接口使得該系統(tǒng)能夠方便的進(jìn)行移植，擴(kuò)展了該系統(tǒng)的應(yīng)用領(lǐng)域，從而提升了其性價(jià)比，通過ARM處理器和DSP以及FPGA技術(shù)的有機(jī)結(jié)合，發(fā)揮各自的優(yōu)勢(shì)，使系統(tǒng)具有程序設(shè)計(jì)靈活、以太網(wǎng)通信、大容量存儲(chǔ)、高速數(shù)據(jù)輸出、可移植等特點(diǎn)，既滿足高速機(jī)械手自動(dòng)控制的要求，同時(shí)又具有一定的通用性。 通過本課題實(shí)踐表明，基于ARM和DSP構(gòu)建嵌入式數(shù)控系統(tǒng)的應(yīng)用方案全可行、合理，同傳統(tǒng)的人機(jī)交互系統(tǒng)設(shè)計(jì)相比，能大量地減輕研發(fā)任務(wù)，提高發(fā)速度，能夠在短時(shí)間內(nèi)得到控制性能優(yōu)秀的數(shù)控系統(tǒng)。
標(biāo)簽： ARM DSP 數(shù)控 系統(tǒng)研究
上傳時(shí)間： 2013-06-11
上傳用戶：康郎
遙感圖像是深空探測(cè)和近地觀測(cè)所得數(shù)據(jù)的重要載體，在軍事和社會(huì)經(jīng)濟(jì)生活領(lǐng)域發(fā)揮著重要作用。由于遙感圖像數(shù)據(jù)量巨大，它的存儲(chǔ)和傳輸已成為遙感信息應(yīng)用中的關(guān)鍵問題。圖像壓縮編碼技術(shù)能降低圖像冗余度，從而減小圖像的存儲(chǔ)容量和傳輸帶寬，它的研究對(duì)于遙感圖像應(yīng)用具有重要的現(xiàn)實(shí)意義。CCSDS圖像壓縮算法是空間數(shù)據(jù)系統(tǒng)咨詢委員會(huì)(CCSDS)提出的圖像數(shù)據(jù)壓縮算法。該算法復(fù)雜度較低，并行性好，適合于硬件實(shí)現(xiàn)，能實(shí)現(xiàn)對(duì)空間數(shù)據(jù)的實(shí)時(shí)處理，從而廣泛應(yīng)用于深空探測(cè)和近地觀測(cè)。對(duì)于直接關(guān)系到軍事戰(zhàn)略、經(jīng)濟(jì)建設(shè)等方面的遙感圖像的傳輸，必須對(duì)它進(jìn)行加密處理。AES加密算法是由美國(guó)國(guó)家標(biāo)準(zhǔn)和技術(shù)研究所(NIST)于2000年發(fā)布的數(shù)據(jù)加密標(biāo)準(zhǔn)，它不但能抵抗各種攻擊，保證加密數(shù)據(jù)的安全性，而且易于軟件和硬件實(shí)現(xiàn)。本論文對(duì)CCSDS圖像壓縮算法和AES加密算法進(jìn)行了研究，完成的主要工作包括： (1)研究了CCSDS圖像壓縮算法的原理和結(jié)構(gòu)，用C語(yǔ)言實(shí)現(xiàn)了算法的編解碼器，并與SPIHT算法和JPEG2000算法的性能進(jìn)行了比較。 (2)研究了AES加密算法的原理和結(jié)構(gòu)，用C語(yǔ)言實(shí)現(xiàn)了算法的加解密器。 (3)介紹了實(shí)現(xiàn)CCSDS圖像壓縮算法和AES加密算法的FPGA設(shè)計(jì)所選擇的軟件開發(fā)工具、開發(fā)語(yǔ)言和硬件開發(fā)平臺(tái)。 (4)給出了CCSDS編碼器的FPGA實(shí)現(xiàn)方法和實(shí)現(xiàn)性能。 (5)給出了AES加密器的FPGA實(shí)現(xiàn)方法和實(shí)現(xiàn)性能。 本文設(shè)計(jì)的CCSDS圖像壓縮和AES加密FPGA系統(tǒng)運(yùn)用了流水線設(shè)計(jì)、高速內(nèi)存設(shè)計(jì)、模塊并行化設(shè)計(jì)和模塊串行化設(shè)計(jì)等技術(shù)，在系統(tǒng)速度和資源面積上取得了較好的平衡，達(dá)到了預(yù)期的設(shè)計(jì)目的。
上傳時(shí)間： 2013-07-15
上傳用戶：dylutao
本文以星載圖像數(shù)據(jù)的壓縮與加密為背景，對(duì)CCSDS圖像壓縮算法和AES數(shù)據(jù)加密算法做了深入研究。文章的主要工作包括： (1)實(shí)現(xiàn)了CCSDS圖像壓縮算法的C程序，并且與SPIHT算法和JPEG2000算法在星載圖像壓縮領(lǐng)域做了簡(jiǎn)單的對(duì)比； (2)對(duì)原始CCSDS圖像壓縮算法進(jìn)行了改進(jìn)。實(shí)驗(yàn)結(jié)果表明，改進(jìn)后的算法在提升算法性能的同時(shí)，降低了算法的復(fù)雜度； (3)研究了AES數(shù)據(jù)加密標(biāo)準(zhǔn)，并實(shí)現(xiàn)了該算法的C程序； (4)用VerilogHDL語(yǔ)言實(shí)現(xiàn)了CCSDS圖像壓縮算法和AES數(shù)據(jù)加密算法的編碼器； (5)在FPGA硬件平臺(tái)上，驗(yàn)證了這兩種算法編碼器的正確性和有效性。
上傳時(shí)間： 2013-04-24
上傳用戶：pwcsoft
變頻技術(shù)作為現(xiàn)代電力電子的核心技術(shù)，集現(xiàn)代電子、信息和智能技術(shù)于一體。而SPWM(正弦波脈寬調(diào)制)波的產(chǎn)生和控制則是變頻技術(shù)的核心之一。本文對(duì)SPWM 波形生成的三種算法--對(duì)稱規(guī)則采樣法、不對(duì)稱規(guī)則
上傳時(shí)間： 2013-04-24
上傳用戶：793212294
隨著人們對(duì)于數(shù)字視頻和數(shù)字圖像的需求越來越大，數(shù)字電視廣播和手機(jī)電視迅速發(fā)展起來，但是人們對(duì)于數(shù)字圖像質(zhì)量的要求也越來越高。對(duì)于觀眾來講，畫面的質(zhì)量幾乎是最為重要的，然而由于信道傳輸特性不理想和加性噪聲的影響，不可避免地會(huì)產(chǎn)生誤碼，導(dǎo)致圖像質(zhì)量的下降，甚至無法正常收看。因此，為了保障圖像質(zhì)量就需要采用糾錯(cuò)編碼(又稱信道編碼)的方式來實(shí)現(xiàn)通信。在數(shù)字視頻廣播系統(tǒng)(DVB)中，無論是衛(wèi)星傳輸，電纜傳輸還是地面?zhèn)鬏敹疾捎昧诵诺谰幋a。 本文首先深入研究DVB標(biāo)準(zhǔn)中的信道編碼部分的關(guān)鍵技術(shù)；然后依照DVB-T標(biāo)準(zhǔn)技術(shù)要求，設(shè)計(jì)并硬件實(shí)現(xiàn)了數(shù)字視頻傳輸?shù)男诺谰幗獯a系統(tǒng)。在該系統(tǒng)中，編解碼器與信源端的接口利用了MPEG-2的視頻傳輸接口同步并行接口(SPI)，這種接口的應(yīng)用讓系統(tǒng)具有很強(qiáng)的通用性；與信道端接口采用了G.703接口，具有G.703接口功能和特性的數(shù)據(jù)通信設(shè)備可以直接與數(shù)字通信設(shè)備連接，這使得應(yīng)用時(shí)對(duì)于信道的選擇具有較大的靈活性。 在深入理解RS編解碼算法，卷積交織/解交織原理，卷積編碼/VITERBI譯碼算法原理的基礎(chǔ)上，本文給出了解碼部分的設(shè)計(jì)方案，并利用Xilinx公司的SpartanⅢ系列XC3S2000芯片完成方案的硬件實(shí)現(xiàn)。在RS解碼過程中引入了流水線機(jī)制，從而很大程度上提高了解碼效率。解交織器部分采用了RAM分區(qū)循環(huán)法，利用對(duì)RAM讀寫地址的控制實(shí)現(xiàn)解卷積交織，這種方法控制電路簡(jiǎn)單，實(shí)現(xiàn)速度比較快，代價(jià)小。VITERBI譯碼器采用截尾譯碼，在幾乎不影響譯碼準(zhǔn)確度的基礎(chǔ)上大大提高了解碼效率。
上傳時(shí)間： 2013-07-16
上傳用戶：372825274
高精度電網(wǎng)功率因數(shù)測(cè)量加權(quán)插值FFT優(yōu)化算法
標(biāo)簽： FFT 高精度 電網(wǎng) 功率因數(shù)
上傳時(shí)間： 2013-05-22
上傳用戶：88mao
牛人郭天祥單片機(jī)教程課件牛人郭天祥單片機(jī)教程課件牛人郭天祥單片機(jī)教程課件牛人郭天祥單片機(jī)教程課件牛人郭天祥單片機(jī)教程課件
標(biāo)簽： 單片機(jī)教程
上傳時(shí)間： 2013-07-26
上傳用戶：佳期如夢(mèng)
在通信系統(tǒng)中，人們一直致力于信息傳輸?shù)挠行院涂煽啃缘难芯浚诺兰m錯(cuò)編碼技術(shù)一直是人們研究的重點(diǎn)。1993年，Turbo碼的提出，以其接近Shannon極限的優(yōu)異的譯碼性能在編碼界引起了轟動(dòng)，并成為研究糾錯(cuò)編碼的熱點(diǎn)課題。經(jīng)過十幾年的研究和發(fā)展，目前，Turbo碼已經(jīng)走向了實(shí)用化的道路，如何用硬件實(shí)現(xiàn)有效的Turbo碼編譯碼器成為了人們研究的重點(diǎn)。 論文以基于FPGA實(shí)現(xiàn)Turbo碼譯碼器為研究目標(biāo)，首先分析了Turbo碼的基本編譯碼原理和3GPP標(biāo)準(zhǔn)的Turbo碼編碼結(jié)構(gòu)和交織算法。然后重點(diǎn)分析了MAP譯碼算法，Log-MAP譯碼算法和：Max-Log-MAP譯碼算法，并對(duì)三種譯碼算法進(jìn)行了詳細(xì)的理論推導(dǎo)和計(jì)算復(fù)雜度的定量分析比較，對(duì)影響Turbo碼譯碼性能的主要因素進(jìn)行了MATLB仿真分析。 論文在深入分析比較上述三種譯碼算法的基礎(chǔ)之上，選擇Max-Log-MAP譯碼算法進(jìn)行了Turbo碼譯碼器的FPGA設(shè)計(jì)實(shí)現(xiàn)。主要針對(duì)FPGA實(shí)現(xiàn)的數(shù)據(jù)量化、定點(diǎn)數(shù)據(jù)表示方式、Max-Log-MAP算法子譯碼器關(guān)鍵運(yùn)算單元的FPGA設(shè)計(jì)和基于3GPP標(biāo)準(zhǔn)的Turbo碼譯碼器的內(nèi)交織的FPGA設(shè)計(jì)進(jìn)行了深入研究，完成了固定譯碼長(zhǎng)度的Turbo碼譯碼器的FPGA設(shè)計(jì)實(shí)現(xiàn)，并利用ModelSim和MATLAB分別對(duì)譯碼器進(jìn)行了功能時(shí)序驗(yàn)證和FPGA定點(diǎn)仿真測(cè)試。
上傳時(shí)間： 2013-07-09
上傳用戶：caixiaoxu26
隨著全球經(jīng)濟(jì)不斷增長(zhǎng)和信息技術(shù)持續(xù)發(fā)展，越來越多用戶提出了對(duì)數(shù)據(jù)、語(yǔ)音和視訊等寬帶接入業(yè)務(wù)的需求。傳統(tǒng)的接入網(wǎng)技術(shù)己成為新一代寬帶通信網(wǎng)絡(luò)建設(shè)的瓶頸，通信網(wǎng)絡(luò)的寬帶化成為一個(gè)必然的趨勢(shì)。在眾多新興的接入技術(shù)中，寬帶無線接入技術(shù)以其特有的優(yōu)勢(shì)成為近年來通信技術(shù)市場(chǎng)的最大亮點(diǎn)。基于IEEE802．16e的WiMAX技術(shù)作為一種面向無線城域網(wǎng)(WMAN)的寬帶接入方案，正以其優(yōu)異的性能和廣闊的市場(chǎng)前景而倍受關(guān)注。 本文是基于WiMAX技術(shù)的網(wǎng)絡(luò)終端的設(shè)計(jì)，根據(jù)IEEE802.16e協(xié)議，物理層需要對(duì)收發(fā)信息進(jìn)行編解碼、調(diào)制解調(diào)等的處理，其中包含很多運(yùn)算密集的算法；這些處理有些適合硬件邏輯實(shí)現(xiàn)，有些適合數(shù)字信號(hào)處理器實(shí)現(xiàn)，所以設(shè)計(jì)采用了FPGAs+DSPs的實(shí)現(xiàn)方式。考慮對(duì)接收和發(fā)送數(shù)據(jù)的不同處理，在詳細(xì)分析上行和下行鏈路的工作過程的基礎(chǔ)上，對(duì)模塊的進(jìn)行了詳細(xì)劃分，并對(duì)系統(tǒng)的FPGA部分進(jìn)行了詳細(xì)設(shè)計(jì)。 設(shè)計(jì)中本文充分考慮了FPGA和DSP之間處理的優(yōu)缺點(diǎn)，并注意避免器件之間通信的復(fù)雜化，在滿足器件之間數(shù)據(jù)流量的同時(shí)，盡量使數(shù)據(jù)流向簡(jiǎn)單化，避免了延時(shí)增加和接口帶寬調(diào)度的復(fù)雜化。最終整個(gè)設(shè)計(jì)完成完整的802.16e網(wǎng)絡(luò)終端的物理層基帶處理功能。
標(biāo)簽： WiMAX FPGA 網(wǎng)絡(luò)終端 基帶
上傳時(shí)間： 2013-06-01
上傳用戶：123456wh
2000年10月2日，美國(guó)國(guó)家標(biāo)準(zhǔn)與技術(shù)研究所宣布采用Rijndael算法作為高級(jí)加密標(biāo)準(zhǔn)，并于2002年5月26日正式生效，AES算法將在今后很長(zhǎng)一段時(shí)間內(nèi)，在信息安全中扮演重要角色。因此，對(duì)AES算法實(shí)現(xiàn)的研究就成為了國(guó)內(nèi)外的熱點(diǎn)，會(huì)在信息安全領(lǐng)域得到廣泛的應(yīng)用。用FPGA實(shí)現(xiàn)AES算法具有快速、靈活、開發(fā)周期短等優(yōu)點(diǎn)。 本論文就是針對(duì)AES加、解密算法在同一片F(xiàn)PGA中的優(yōu)化實(shí)現(xiàn)問題，在深入分析了AES算法的整體結(jié)構(gòu)、基本變換以及加、解密流程的基礎(chǔ)上，對(duì)AES算法的加、解密系統(tǒng)的FPGA優(yōu)化設(shè)計(jì)進(jìn)行了研究。主要內(nèi)容為： 1．確定了實(shí)現(xiàn)方案以及關(guān)鍵技術(shù)，在比較了常用的結(jié)構(gòu)后，采用了適合高速并行實(shí)現(xiàn)AES加、解密算法的結(jié)構(gòu)——內(nèi)外混合的流水線結(jié)構(gòu)，并給出了總體的設(shè)計(jì)框圖。由于流水線結(jié)構(gòu)不適用于反饋模式，為了達(dá)到較高的運(yùn)算速度，該系統(tǒng)使用的是電碼本模式(ECB)的工作方式； 2．對(duì)各個(gè)子模塊的設(shè)計(jì)分別予以詳細(xì)分析，結(jié)合算法本身和FPGA的特點(diǎn)，采用查表法優(yōu)化處理了字節(jié)代換運(yùn)算，列混合運(yùn)算和密鑰擴(kuò)展運(yùn)算。同時(shí)，考慮到應(yīng)用環(huán)境的不同，本設(shè)計(jì)支持?jǐn)?shù)據(jù)分組為128比特，密鑰長(zhǎng)度為128比特、192比特以及256比特三種模式下的AES算法加、解密過程。完成了AES加、解密算法在同一片F(xiàn)PGA中實(shí)現(xiàn)的這個(gè)系統(tǒng)的優(yōu)化設(shè)計(jì)； 3．利用QLJARTUSII開發(fā)工具進(jìn)行代碼的編寫工作和綜合編譯工作，在 MODELSIM中進(jìn)行仿真并給出仿真結(jié)果，給出了各個(gè)模塊和整個(gè)設(shè)計(jì)的仿真測(cè)試結(jié)果； 4．和其他類似的設(shè)計(jì)做了橫向?qū)Ρ龋贸鼋Y(jié)論：本設(shè)計(jì)在保證了速度的基礎(chǔ)上實(shí)現(xiàn)了資源和速度的均衡，在性能上具有較大的優(yōu)勢(shì)。
上傳時(shí)間： 2013-05-25
上傳用戶：wcl168881111111
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
