基于IPSec VPN對應(yīng)用層協(xié)議完全透明的特性，當(dāng)加密隧道建立之后，就可以實現(xiàn)各種類型的連接。為了解決學(xué)校實訓(xùn)設(shè)備缺乏和該真實環(huán)境難以搭建的問題，利用Packet Tracer 模擬軟件仿真我校南北校區(qū)的IPSec VPN連接，重點探討其配置及效果驗證的過程。通過實踐教學(xué)效果突出，達(dá)到了預(yù)期目的。
上傳時間： 2013-10-29
上傳用戶：小火車?yán)怖怖?/p>
modelsimSE相關(guān)的仿真資料，適合初學(xué)者 也有些是關(guān)于altera和xilinx的
上傳時間： 2013-10-11
上傳用戶：wxhwjf
基于FPGA數(shù)字電壓表的設(shè)計 EDA是電子設(shè)計自動化（Electronic Design Automation）的縮寫，在20世紀(jì)60年代中期從計算機輔助設(shè)計（CAD）、計算機輔助制造（CAM）、計算機輔助測試（CAT）和計算機輔助工程（CAE）的概念發(fā)展而來的。 EDA技術(shù)就是以計算機為工具，設(shè)計者在EDA軟件平臺上，用硬件描述語言VHDL完成設(shè)計文件，然后由計算機自動地完成邏輯編譯、化簡、分割、綜合、優(yōu)化、布局、布線和仿真，直至對于特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。本電壓表的電路設(shè)計正是用VHDL語言完成的 。此次設(shè)計采用的是Altera公司 的Quartus II 7.0軟件。本次設(shè)計的參考電壓為2.5V，精度為0.01V。此電壓表的設(shè)計特點為通過軟件編程下載到硬件實現(xiàn)，設(shè)計周期短，開發(fā)效率高。
標(biāo)簽： FPGA 數(shù)字電壓表 報告
上傳時間： 2013-11-24
上傳用戶：無聊來刷下
qutus軟件仿真步驟。很全的哦
上傳時間： 2013-11-21
上傳用戶：hxy200501
通過運用FFT IP Core計算收發(fā)序列間的互相關(guān)函數(shù),可以實現(xiàn)快速捕獲。仿真結(jié)果表明,該方法具有速度快、誤差小、設(shè)計靈活、效率高的特點。
上傳時間： 2013-12-25
上傳用戶：WMC_geophy
通過介紹Multisim軟件的功能和特點,結(jié)合格雷瑪計數(shù)器的設(shè)計實例,敘述了在Multisim軟件平臺進(jìn)行時序邏輯電路的設(shè)計原理及構(gòu)成方法,并利用軟件對設(shè)計進(jìn)行仿真。
標(biāo)簽： Multisim 時序邏輯 仿真 電路設(shè)計
上傳時間： 2013-11-06
上傳用戶：songyue1991
為了在CDMA系統(tǒng)中更好地應(yīng)用QDPSK數(shù)字調(diào)制方式，在分析四相相對移相（QDPSK)信號調(diào)制解調(diào)原理的基礎(chǔ)上，設(shè)計了一種QDPSK調(diào)制解調(diào)電路，它包括串并轉(zhuǎn)換、差分編碼、四相載波產(chǎn)生和選相、相干解調(diào)、差分譯碼和并串轉(zhuǎn)換電路。在MAX+PLUSⅡ軟件平臺上，進(jìn)行了編譯和波形仿真。綜合后下載到復(fù)雜可編程邏輯器件EPM7128SLC84-15中，測試結(jié)果表明，調(diào)制電路能正確選相，解調(diào)電路輸出數(shù)據(jù)與QDPSK調(diào)制輸入數(shù)據(jù)完全一致，達(dá)到了預(yù)期的設(shè)計要求。 Abstract: In order to realize the better application of digital modulation mode QDPSK in the CDMA system， a sort of QDPSK modulation-demodulation circuit was designed based on the analysis of QDPSK signal modulation-demodulation principles. It included serial/parallel conversion circuit, differential encoding circuit, four-phase carrier wave produced and phase chosen circuit, coherent demodulation circuit, difference decoding circuit and parallel/serial conversion circuit. And it was compiled and simulated on the MAX+PLUSⅡ software platform,and downloaded into the CPLD of EPM7128SLC84-15.The test result shows that the modulation circuit can exactly choose the phase，and the output data of the demodulator circuit is the same as the input data of the QDPSK modulate. The circuit achieves the prospective requirement of the design.
標(biāo)簽： QDPSK CPLD 調(diào)制解調(diào) 電路設(shè)計
上傳時間： 2014-01-13
上傳用戶：qoovoop
現(xiàn)代數(shù)字信號處理從視頻擴(kuò)展到了中頻甚至射頻,針對要求信號處理的處理速度越來越高、傳輸速率越來越快等特點,給出了一款使用高性能FPGA、DAC以及經(jīng)先進(jìn)的PCB設(shè)計工具設(shè)計、仿真的高速信號處理模塊,實現(xiàn)了對高速信號的實時接收和處理。關(guān)鍵詞:數(shù)字信號處理; 高速電路; FPGA;設(shè)計與仿真
上傳時間： 2013-10-21
上傳用戶：wendy15
提出了一種基于TI公司TMS320C6713 DSP和移頻法抑制聲反饋的有效方法。該方法采用能與之無縫連接的TLV320AIC23 Codec芯片作為語音采集和回放工具，然后基于在Matlab進(jìn)行仿真達(dá)到抑制嘯叫相當(dāng)理想的基礎(chǔ)上完成了在DSP上的實時實現(xiàn)。最后，采用主觀法和客觀法評估了輸出語音的質(zhì)量。結(jié)果表明，該方法能有效抑制再生混響干擾，明顯提高了擴(kuò)聲增益，且顯著改善了頻響特性和聲音清晰度。
上傳時間： 2013-10-16
上傳用戶：chenlong
TI的天線設(shè)計參考，各個頻率段的都有。
標(biāo)簽： 天線設(shè)計
上傳時間： 2013-11-17
上傳用戶：wuchunwu
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
