<table id="isssm"></table> 本書分為基礎(chǔ)篇與應(yīng)用篇兩部分。基礎(chǔ)篇講述軟件的使用，包括電子線路部分與單片機(jī)部分。電子線路部分介紹了如何使用PROTEUS軟件分析模擬電路、數(shù)字電路及模數(shù)混合電路，包括模擬與數(shù)字激勵(lì)信號(hào)的編輯、各種分析（如瞬態(tài)分析、傅里葉分析、交直流參數(shù)掃描分析、直流工作點(diǎn)分析、失真分析、噪聲分析、傳輸函數(shù)分析和音頻響應(yīng)分析等）的物理意義及方法；單片機(jī)部分詳細(xì)說明了如何使用該軟件設(shè)計(jì)與仿真單片機(jī)系統(tǒng)，包括利用軟件自帶的編譯器編譯程序和利用第三方工具編譯程序。應(yīng)用篇通過多個(gè)實(shí)例說明了PROTEUS在模擬電路、數(shù)字電路及單片機(jī)電路設(shè)計(jì)中的應(yīng)用，包括題目、技術(shù)指標(biāo)、系統(tǒng)方案、單元電路設(shè)計(jì)、軟件流程、源程序、調(diào)試方法及步驟、測試結(jié)果與PCB制板等
上傳時(shí)間： 2013-06-29
上傳用戶：晴天666
本書分為基礎(chǔ)篇與應(yīng)用篇兩部分。基礎(chǔ)篇講述軟件的使用，包括電子線路部分與單片機(jī)部分。電子線路部分介紹了如何使用PROTEUS軟件分析模擬電路、數(shù)字電路及模數(shù)混合電路，包括模擬與數(shù)字激勵(lì)信號(hào)的編輯、各種分析（如瞬態(tài)分析、傅里葉分析、交直流參數(shù)掃描分析、直流工作點(diǎn)分析、失真分析、噪聲分析、傳輸函數(shù)分析和音頻響應(yīng)分析等）的物理意義及方法；單片機(jī)部分詳細(xì)說明了如何使用該軟件設(shè)計(jì)與仿真單片機(jī)系統(tǒng)，包括利用軟件自帶的編譯器編譯程序和利用第三方工具編譯程序。應(yīng)用篇通過多個(gè)實(shí)例說明了PROTEUS在模擬電路、數(shù)字電路及單片機(jī)電路設(shè)計(jì)中的應(yīng)用，包括題目、技術(shù)指標(biāo)、系統(tǒng)方案、單元電路設(shè)計(jì)、軟件流程、源程序、調(diào)試方法及步驟、測試結(jié)果與PCB制板等
上傳時(shí)間： 2013-06-08
上傳用戶：fsypc
本書分為基礎(chǔ)篇與應(yīng)用篇兩部分。基礎(chǔ)篇講述軟件的使用，包括電子線路部分與單片機(jī)部分。電子線路部分介紹了如何使用PROTEUS軟件分析模擬電路、數(shù)字電路及模數(shù)混合電路，包括模擬與數(shù)字激勵(lì)信號(hào)的編輯、各種分析（如瞬態(tài)分析、傅里葉分析、交直流參數(shù)掃描分析、直流工作點(diǎn)分析、失真分析、噪聲分析、傳輸函數(shù)分析和音頻響應(yīng)分析等）的物理意義及方法；單片機(jī)部分詳細(xì)說明了如何使用該軟件設(shè)計(jì)與仿真單片機(jī)系統(tǒng)，包括利用軟件自帶的編譯器編譯程序和利用第三方工具編譯程序。應(yīng)用篇通過多個(gè)實(shí)例說明了PROTEUS在模擬電路、數(shù)字電路及單片機(jī)電路設(shè)計(jì)中的應(yīng)用，包括題目、技術(shù)指標(biāo)、系統(tǒng)方案、單元電路設(shè)計(jì)、軟件流程、源程序、調(diào)試方法及步驟、測試結(jié)果與PCB制板等
上傳時(shí)間： 2013-05-30
上傳用戶：bcjtao
本書分為基礎(chǔ)篇與應(yīng)用篇兩部分。基礎(chǔ)篇講述軟件的使用，包括電子線路部分與單片機(jī)部分。電子線路部分介紹了如何使用PROTEUS軟件分析模擬電路、數(shù)字電路及模數(shù)混合電路，包括模擬與數(shù)字激勵(lì)信號(hào)的編輯、各種分析（如瞬態(tài)分析、傅里葉分析、交直流參數(shù)掃描分析、直流工作點(diǎn)分析、失真分析、噪聲分析、傳輸函數(shù)分析和音頻響應(yīng)分析等）的物理意義及方法；單片機(jī)部分詳細(xì)說明了如何使用該軟件設(shè)計(jì)與仿真單片機(jī)系統(tǒng)，包括利用軟件自帶的編譯器編譯程序和利用第三方工具編譯程序。應(yīng)用篇通過多個(gè)實(shí)例說明了PROTEUS在模擬電路、數(shù)字電路及單片機(jī)電路設(shè)計(jì)中的應(yīng)用，包括題目、技術(shù)指標(biāo)、系統(tǒng)方案、單元電路設(shè)計(jì)、軟件流程、源程序、調(diào)試方法及步驟、測試結(jié)果與PCB制板等
上傳時(shí)間： 2013-06-19
上傳用戶：gtf1207
感應(yīng)電機(jī)雙饋調(diào)速系統(tǒng)是一種性能優(yōu)越的電力拖動(dòng)控制系統(tǒng)，它不僅降低了功率變換器的額定功率，而且能夠通過調(diào)節(jié)轉(zhuǎn)子電壓的幅值、相位和頻率來實(shí)現(xiàn)電機(jī)定子側(cè)功率因數(shù)的調(diào)節(jié)。由于系統(tǒng)控制方法的靈活性和多樣性，使得雙饋電機(jī)在工業(yè)傳動(dòng)領(lǐng)域、風(fēng)力發(fā)電以及抽水蓄能電站中擁有廣闊的應(yīng)用前景。 本文主要對(duì)雙饋電機(jī)矢量控制系統(tǒng)進(jìn)行了相關(guān)研究。首先，比較雙饋調(diào)速系統(tǒng)和傳統(tǒng)的異步電機(jī)變頻調(diào)速系統(tǒng)的異同點(diǎn)，闡述了雙饋電機(jī)的工作原理，各種不同的磁場定向控制方式，并分析了它的穩(wěn)態(tài)特性；接著，利用雙饋調(diào)速系統(tǒng)控制方法靈活多樣的特點(diǎn)，構(gòu)建了一套交直交變換器勵(lì)磁的矢量調(diào)速系統(tǒng)，系統(tǒng)模型建立在以轉(zhuǎn)子磁鏈定向了同步旋轉(zhuǎn)的坐標(biāo)軸系中，可以實(shí)現(xiàn)雙饋電機(jī)轉(zhuǎn)速與無功功率的解耦控制，同時(shí)，控制交直交變換器能量的雙向流動(dòng)，雙饋電機(jī)可以在超同步、亞同步方式下運(yùn)行，通過計(jì)算機(jī)仿真，驗(yàn)證了這種控制方式的可行性和正確性；隨后，闡述了雙饋電機(jī)的功角特性，通過功角特性分析了電機(jī)的靜態(tài)穩(wěn)定性，并建立了雙饋電機(jī)的開環(huán)電壓控制、開環(huán)電流控制以及矢量控制的小信號(hào)模型，對(duì)上述幾種控制方式下的雙饋電機(jī)暫態(tài)穩(wěn)定性進(jìn)行了深入研究；最后，綜合上述討論結(jié)果，設(shè)計(jì)了雙饋電機(jī)的控制系統(tǒng)硬件部分，并給出了部分軟件設(shè)計(jì)流程。
標(biāo)簽： 感應(yīng)電機(jī) 雙饋 仿真
上傳時(shí)間： 2013-07-25
上傳用戶：Wwill
“計(jì)算機(jī)組成原理”是計(jì)算機(jī)專業(yè)的一門核心課程。傳統(tǒng)的計(jì)算機(jī)組成原理實(shí)驗(yàn)是在指令格式、尋址方式、運(yùn)算器、控制器、存儲(chǔ)器等都相對(duì)固定的情況下進(jìn)行，學(xué)生主要進(jìn)行功能實(shí)現(xiàn)和驗(yàn)證，缺少自主設(shè)計(jì)和創(chuàng)新過程。 為改變這種狀況，須更新現(xiàn)有的計(jì)算機(jī)組成原理實(shí)驗(yàn)系統(tǒng)。采用FPGA芯片作為載體，使用EDA開發(fā)工具，用硬件描述語言實(shí)現(xiàn)不同的硬件邏輯，再與硬件的輸入輸出接口線路相連，最終組成一臺(tái)可用于組成實(shí)驗(yàn)教學(xué)的完整計(jì)算機(jī)系統(tǒng)。這期間學(xué)生將掌握組成原理實(shí)驗(yàn)系統(tǒng)的各個(gè)部件的功能及其相互之間如何協(xié)作。本實(shí)驗(yàn)系統(tǒng)能夠讓學(xué)生完成有關(guān)計(jì)算機(jī)組成原理的部件實(shí)驗(yàn)和整機(jī)實(shí)驗(yàn)：部件實(shí)驗(yàn)包括加法器、乘法器、除法器、算術(shù)邏輯運(yùn)算單元、控制器、存儲(chǔ)器等；整機(jī)實(shí)驗(yàn)可以獨(dú)立實(shí)現(xiàn)各部件的功能描述。該系統(tǒng)能夠幫助學(xué)生鞏固課堂知識(shí)并增強(qiáng)設(shè)計(jì)能力。 為實(shí)現(xiàn)上述目的，依據(jù)EDA技術(shù)的開發(fā)流程和方法，建立了一個(gè)完整的體系，其中包括控制模塊、內(nèi)存模塊、運(yùn)算器模塊、通用寄存器組及其控制部件、程序計(jì)數(shù)器、地址寄存器、指令寄存器、時(shí)序部件、數(shù)據(jù)控制部件、狀態(tài)值控制部件，以及為幫學(xué)生調(diào)試而專門設(shè)計(jì)的輸出觀察部件。在Quartus Ⅱ開發(fā)環(huán)境下，使用Altera公司FPGA芯片，采用VHDL，語言設(shè)計(jì)并實(shí)現(xiàn)了上述模塊。經(jīng)過仿真測試，所實(shí)現(xiàn)的各功能模塊作為獨(dú)立部件時(shí)能完成各自功能：而將這些部件組合起來的整機(jī)系統(tǒng)，可以執(zhí)行程序段和進(jìn)行各種運(yùn)算處理，達(dá)到了設(shè)計(jì)要求。
標(biāo)簽： FPGA 計(jì)算機(jī)組成原理 實(shí)驗(yàn)系統(tǒng)
上傳時(shí)間： 2013-06-01
上傳用戶：hebmuljb
本文主要介紹了基于FPGA的無線信道盲均衡器的設(shè)計(jì)與實(shí)現(xiàn),在算法上選擇了比較成熟的DDLMS和CMA相結(jié)合的算法,結(jié)構(gòu)上采用四路正交FIR濾波器模型.在設(shè)計(jì)的過程中我們采取了用MATLAB進(jìn)行算法仿真,VerilogHDL語言進(jìn)行FPGA設(shè)計(jì)的策略.在硬件描述語言的設(shè)計(jì)流程中,信道盲均衡器運(yùn)用了Top-Down的模塊化設(shè)計(jì)方法,大大縮短了設(shè)計(jì)周期,提高了系統(tǒng)的穩(wěn)定性和可擴(kuò)展性.測試結(jié)果表明均衡器所有的性能指標(biāo)均達(dá)到預(yù)定目標(biāo),且工作性能良好,均衡效果較為理想,能夠滿足指標(biāo)要求.本課題所設(shè)計(jì)和實(shí)現(xiàn)的信道盲均衡器,為FPGA芯片設(shè)計(jì)技術(shù)做了有益的探索性嘗試,對(duì)今后無線通信系統(tǒng)中的單芯片可編程系統(tǒng)(SOPC)的設(shè)計(jì)運(yùn)用有著積極的借鑒意義.
上傳時(shí)間： 2013-07-11
上傳用戶：lwwhust
指令集仿真器是目前嵌入式系統(tǒng)研究中一個(gè)極其重要的領(lǐng)域，一個(gè)靈活高效且準(zhǔn)確度高的仿真器不僅可以實(shí)現(xiàn)對(duì)嵌入式系統(tǒng)硬件環(huán)境的仿真，而且是現(xiàn)代微處理器結(jié)構(gòu)設(shè)計(jì)過程中性能評(píng)估的重要工具. 仿真器的性能已經(jīng)成為影響整個(gè)設(shè)計(jì)效率的重要因素，在現(xiàn)有的指令集仿真技術(shù)中，編譯型仿真技術(shù)雖然可以獲得高的仿真速度，但其對(duì)應(yīng)用的假設(shè)過于嚴(yán)格，限制了其在商業(yè)領(lǐng)域中的應(yīng)用；解釋型仿真器雖被普遍使用，但其缺點(diǎn)也很明顯，由于模擬過程中需要耗費(fèi)大量時(shí)間用于指令譯碼，解釋型模擬器速度往往很有限，使用性能較低。由此可見，如何減少仿真過程中的指令譯碼時(shí)間，是提高仿真器的性能的關(guān)鍵。 本文旨在提出一個(gè)指令集仿真器的原型，重點(diǎn)解決指令解碼過程中的速度瓶頸，在其基礎(chǔ)可以進(jìn)行擴(kuò)充和改進(jìn)，以適應(yīng)不同硬件平臺(tái)的需要。文章首先從ARM指令集的指令功能和編碼格式入手，通過分析和比較找出了一般常用指令的編碼和實(shí)現(xiàn)規(guī)律，并在此基礎(chǔ)上進(jìn)行了高級(jí)語言的描述，其后提出了改進(jìn)版解釋型指令集仿真器的設(shè)計(jì)方案，包括為提高仿真器性能，減少譯碼時(shí)間，創(chuàng)新性的在流程設(shè)計(jì)中加入了預(yù)解碼的步驟，同時(shí)用自己設(shè)計(jì)的壓縮算法解決了因預(yù)解碼產(chǎn)生大量譯碼信息而帶來的內(nèi)存過度消耗難題。接下來，描述了仿真器的實(shí)現(xiàn)，包括指令的取指、譯碼、執(zhí)行等基本功能，并著重描述了如何通過劃分存儲(chǔ)域和存儲(chǔ)塊的方式模擬真實(shí)存儲(chǔ)器的讀寫訪問實(shí)現(xiàn)。 另外，需要特別指出的是，針對(duì)仿真器中普遍存在的調(diào)試難問題，本文從一線程序開發(fā)人員的角度，在調(diào)試模塊的設(shè)計(jì)中除了斷點(diǎn)設(shè)置、程序暫停、恢復(fù)等基本功能外，還添加了各類監(jiān)視設(shè)備和程序跟蹤的功能，以期能提高本仿真器的實(shí)用性。 在文章的結(jié)尾，提出了仿真器的驗(yàn)證方案，并按照該方案對(duì)仿真器進(jìn)行了功能和性能上的驗(yàn)證，最后對(duì)進(jìn)一步的工作進(jìn)行了展望。
上傳時(shí)間： 2013-08-02
上傳用戶：宋桃子
本文主要介紹了基于FPGA的無線信道盲均衡器的設(shè)計(jì)與實(shí)現(xiàn),在算法上選擇了比較成熟的DDLMS和CMA相結(jié)合的算法,結(jié)構(gòu)上采用四路正交FIR濾波器模型.在設(shè)計(jì)的過程中我們采取了用MATLAB進(jìn)行算法仿真,VerilogHDL語言進(jìn)行FPGA設(shè)計(jì)的策略.在硬件描述語言的設(shè)計(jì)流程中,信道盲均衡器運(yùn)用了Top-Down的模塊化設(shè)計(jì)方法,大大縮短了設(shè)計(jì)周期,提高了系統(tǒng)的穩(wěn)定性和可擴(kuò)展性.測試結(jié)果表明均衡器所有的性能指標(biāo)均達(dá)到預(yù)定目標(biāo),且工作性能良好,均衡效果較為理想,能夠滿足指標(biāo)要求.本課題所設(shè)計(jì)和實(shí)現(xiàn)的信道盲均衡器,為FPGA芯片設(shè)計(jì)技術(shù)做了有益的探索性嘗試,對(duì)今后無線通信系統(tǒng)中的單芯片可編程系統(tǒng)(SOPC)的設(shè)計(jì)運(yùn)用有著積極的借鑒意義.
上傳時(shí)間： 2013-05-28
上傳用戶：huyiming139
近年來，人們對(duì)無線數(shù)據(jù)和多媒體業(yè)務(wù)的需求迅猛增加，促進(jìn)了寬帶無線通信新技術(shù)的發(fā)展和應(yīng)用。正交頻分復(fù)用 (Orthogonal Frequency Division Multiolexing，OFDM)技術(shù)已經(jīng)廣泛應(yīng)用于各種高速寬帶無線通信系統(tǒng)中。然而 OFDM 系統(tǒng)相比單載波系統(tǒng)更容易受到頻偏和時(shí)偏的影響，因此如何有效地消除頻偏和時(shí)偏，實(shí)現(xiàn)系統(tǒng)的時(shí)頻同步是 OFDM 系統(tǒng)中非常關(guān)鍵的技術(shù)。 本文討論了非同步對(duì) OFDM 系統(tǒng)的影響，分析了當(dāng)前用于 OFDM 系統(tǒng)中基于數(shù)據(jù)符號(hào)的同步算法，并簡單介紹非基于數(shù)據(jù)符號(hào)同步技術(shù)。基于數(shù)據(jù)符號(hào)的同步技術(shù)通過加入訓(xùn)練符號(hào)或?qū)ьl等附加信息，并利用導(dǎo)頻或訓(xùn)練符號(hào)的相關(guān)性實(shí)現(xiàn)時(shí)頻同步。此算法由于加入了附加信息，降低了帶寬利用率，但同步精度相對(duì)較高，同步捕獲時(shí)間較短。 隨著電子芯片技術(shù)的快速發(fā)展，電子設(shè)計(jì)自動(dòng)化 (Electronic DesignAutomation，EDA) 技術(shù)和可編程邏輯芯片 (FPGA/CPLD) 的應(yīng)用越來越受到大家的重視，為此文中對(duì) EDA 技術(shù)和 Altera 公司制造的 FPGA 芯片的原理和結(jié)構(gòu)特點(diǎn)進(jìn)行了闡述，還介紹了在相關(guān)軟件平臺(tái)進(jìn)行開發(fā)的系統(tǒng)流程。 論文在對(duì)基于數(shù)據(jù)符號(hào)三種算法進(jìn)行較詳細(xì)的分析和研究的基礎(chǔ)上，尤其改進(jìn)了基于導(dǎo)頻符號(hào)的同步算法之后，利用 Altera 公司的 FPGA 芯片EP1S25F102015 在 OuartusⅡ5.0 工具平臺(tái)上實(shí)現(xiàn)了 OFDM 同步的硬件設(shè)計(jì)，然后進(jìn)行了軟件仿真。其中對(duì)基于導(dǎo)頻符號(hào)同步的改進(jìn)算法硬件設(shè)計(jì)過程了進(jìn)行了詳細(xì)闡述。不僅如此，對(duì)于基于 PN 序列幀的同步算法和基于循環(huán)前綴 (Cycle Prefix，CP) 的極大似然 (Maximam Likelihood,ML)估計(jì)同步算法也有具體的仿真實(shí)現(xiàn)。 最后，文章還對(duì)它們進(jìn)行了比較，基于導(dǎo)頻符號(hào)同步設(shè)計(jì)的同步精度比較高，但是耗費(fèi)芯片的資源多，另一個(gè)缺點(diǎn)是沒有頻偏估計(jì)，因此運(yùn)用受到一定限制。基于 PN 序列幀的同步設(shè)計(jì)使用了最少的芯片資源，但要提取 PN 序列中的信號(hào)數(shù)據(jù)有一定困難。基于循環(huán)前綴的同步設(shè)計(jì)占用了芯片 I/O 腳稍顯多。這幾種同步算法各有優(yōu)缺點(diǎn)，但可以根據(jù)不同的信道環(huán)境選用它們。
標(biāo)簽： FPGA 數(shù)據(jù) 同步的 仿真實(shí)現(xiàn)
上傳時(shí)間： 2013-04-24
上傳用戶：斷點(diǎn)PPpp
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
