閂鎖效應是指CMOS器件所固有的寄生雙極晶體管被觸發導通，在電源和地之間存在一個低阻通路，大電流，導致電路無法正常工作，甚至燒毀電路
上傳時間： 2013-10-20
上傳用戶：縹緲
為解決ISM頻段低噪聲放大器降低失配與減小噪聲之間的矛盾,提出了一種改善放大器性能的設計方法.分析了單項參數的變化規律,提出了提高綜合性能的方法,給出了放大器封裝模型的電路結構.對射頻放大器SP模型和封裝模型進行仿真.仿真結果表明,輸入和輸出匹配網絡對放大器的性能有影響,所提出的設計方法能有效分配性能指標,為改善ISM頻段低噪聲放大器的性能提出了一種新的途徑
上傳時間： 2013-11-10
上傳用戶：909000580
負反饋放大電路之所以能夠產生自激振蕩，是因為在放大電路中存在 RC 環節。于是在放大電路的高頻或低頻段會產生附加相移DjAF ，如DjAF的足夠大，使負反饋變成正反饋。
上傳時間： 2014-01-26
上傳用戶：lizhen9880
摘要: 介紹了時鐘分相技術并討論了時鐘分相技術在高速數字電路設計中的作用。 關鍵詞: 時鐘分相技術; 應用 中圖分類號: TN 79 文獻標識碼:A 文章編號: 025820934 (2000) 0620437203 時鐘是高速數字電路設計的關鍵技術之一, 系統時鐘的性能好壞, 直接影響了整個電路的 性能。尤其現代電子系統對性能的越來越高的要求, 迫使我們集中更多的注意力在更高頻率、 更高精度的時鐘設計上面。但隨著系統時鐘頻率的升高。我們的系統設計將面臨一系列的問 題。 1) 時鐘的快速電平切換將給電路帶來的串擾(Crosstalk) 和其他的噪聲。 2) 高速的時鐘對電路板的設計提出了更高的要求: 我們應引入傳輸線(T ransm ission L ine) 模型, 并在信號的匹配上有更多的考慮。 3) 在系統時鐘高于100MHz 的情況下, 應使用高速芯片來達到所需的速度, 如ECL 芯 片, 但這種芯片一般功耗很大, 再加上匹配電阻增加的功耗, 使整個系統所需要的電流增大, 發 熱量增多, 對系統的穩定性和集成度有不利的影響。 4) 高頻時鐘相應的電磁輻射(EM I) 比較嚴重。 所以在高速數字系統設計中對高頻時鐘信號的處理應格外慎重, 盡量減少電路中高頻信 號的成分, 這里介紹一種很好的解決方法, 即利用時鐘分相技術, 以低頻的時鐘實現高頻的處 理。 1 時鐘分相技術 我們知道, 時鐘信號的一個周期按相位來分, 可以分為360°。所謂時鐘分相技術, 就是把 時鐘周期的多個相位都加以利用, 以達到更高的時間分辨。在通常的設計中, 我們只用到時鐘 的上升沿(0 相位) , 如果把時鐘的下降沿(180°相位) 也加以利用, 系統的時間分辨能力就可以 提高一倍(如圖1a 所示)。同理, 將時鐘分為4 個相位(0°、90°、180°和270°) , 系統的時間分辨就 可以提高為原來的4 倍(如圖1b 所示)。 以前也有人嘗試過用專門的延遲線或邏輯門延時來達到時鐘分相的目的。用這種方法產生的相位差不夠準確, 而且引起的時間偏移(Skew ) 和抖動 (J itters) 比較大, 無法實現高精度的時間分辨。 近年來半導體技術的發展, 使高質量的分相功能在一 片芯片內實現成為可能, 如AMCC 公司的S4405, CY2 PRESS 公司的CY9901 和CY9911, 都是性能優異的時鐘 芯片。這些芯片的出現, 大大促進了時鐘分相技術在實際電 路中的應用。我們在這方面作了一些嘗試性的工作: 要獲得 良好的時間性能, 必須確保分相時鐘的Skew 和J itters 都 比較小。因此在我們的設計中, 通常用一個低頻、高精度的 晶體作為時鐘源, 將這個低頻時鐘通過一個鎖相環(PLL ) , 獲得一個較高頻率的、比較純凈的時鐘, 對這個時鐘進行分相, 就可獲得高穩定、低抖動的分 相時鐘。 這部分電路在實際運用中獲得了很好的效果。下面以應用的實例加以說明。2 應用實例 2. 1 應用在接入網中 在通訊系統中, 由于要減少傳輸 上的硬件開銷, 一般以串行模式傳輸 圖3 時鐘分為4 個相位 數據, 與其同步的時鐘信號并不傳輸。 但本地接收到數據時, 為了準確地獲取 數據, 必須得到數據時鐘, 即要獲取與數 據同步的時鐘信號。在接入網中, 數據傳 輸的結構如圖2 所示。 數據以68MBös 的速率傳輸, 即每 個bit 占有14. 7ns 的寬度, 在每個數據 幀的開頭有一個用于同步檢測的頭部信息。我們要找到與它同步性好的時鐘信號, 一般時間 分辨應該達到1ö4 的時鐘周期。即14. 7ö 4≈ 3. 7ns, 這就是說, 系統時鐘頻率應在300MHz 以 上, 在這種頻率下, 我們必須使用ECL inp s 芯片(ECL inp s 是ECL 芯片系列中速度最快的, 其 典型門延遲為340p s) , 如前所述, 這樣對整個系統設計帶來很多的困擾。 我們在這里使用鎖相環和時鐘分相技術, 將一個16MHz 晶振作為時鐘源, 經過鎖相環 89429 升頻得到68MHz 的時鐘, 再經過分相芯片AMCCS4405 分成4 個相位, 如圖3 所示。 我們只要從4 個相位的68MHz 時鐘中選擇出與數據同步性最好的一個。選擇的依據是: 在每個數據幀的頭部(HEAD) 都有一個8bit 的KWD (KeyWord) (如圖1 所示) , 我們分別用 這4 個相位的時鐘去鎖存數據, 如果經某個時鐘鎖存后的數據在這個指定位置最先檢測出這 個KWD, 就認為下一相位的時鐘與數據的同步性最好(相關)。 根據這個判別原理, 我們設計了圖4 所示的時鐘分相選擇電路。 在板上通過鎖相環89429 和分相芯片S4405 獲得我們所要的68MHz 4 相時鐘: 用這4 個 時鐘分別將輸入數據進行移位, 將移位的數據與KWD 作比較, 若至少有7bit 符合, 則認為檢 出了KWD。將4 路相關器的結果經過優先判選控制邏輯, 即可輸出同步性最好的時鐘。這里, 我們運用AMCC 公司生產的 S4405 芯片, 對68MHz 的時鐘進行了4 分 相, 成功地實現了同步時鐘的獲取, 這部分 電路目前已實際地應用在某通訊系統的接 入網中。 2. 2 高速數據采集系統中的應用 高速、高精度的模擬- 數字變換 (ADC) 一直是高速數據采集系統的關鍵部 分。高速的ADC 價格昂貴, 而且系統設計 難度很高。以前就有人考慮使用多個低速 圖5 分相技術應用于采集系統 ADC 和時鐘分相, 用以替代高速的ADC, 但由 于時鐘分相電路產生的相位不準確, 時鐘的 J itters 和Skew 比較大(如前述) , 容易產生較 大的孔徑晃動(Aperture J itters) , 無法達到很 好的時間分辨。 現在使用時鐘分相芯片, 我們可以把分相 技術應用在高速數據采集系統中: 以4 分相后 圖6 分相技術提高系統的數據采集率 的80MHz 采樣時鐘分別作為ADC 的 轉換時鐘, 對模擬信號進行采樣, 如圖5 所示。 在每一采集通道中, 輸入信號經過 緩沖、調理, 送入ADC 進行模數轉換, 采集到的數據寫入存儲器(M EM )。各個 采集通道采集的是同一信號, 不過采樣 點依次相差90°相位。通過存儲器中的數 據重組, 可以使系統時鐘為80MHz 的采 集系統達到320MHz 數據采集率(如圖6 所示)。 3 總結 靈活地運用時鐘分相技術, 可以有效地用低頻時鐘實現相當于高頻時鐘的時間性能, 并 避免了高速數字電路設計中一些問題, 降低了系統設計的難度。
上傳時間： 2013-12-17
上傳用戶：xg262122
開關在電路中起接通信號或斷開信號的作用。最常見的可控開關是繼電器，當給驅動繼電器的驅動電路加高電平或低電平時，繼電器就吸合或釋放，其觸點接通或斷開電路。CMOS模擬開關是一種可控開關，它不象繼電器那樣可以用在大電流、高電壓場合，只適于處理幅度不超過其工作電壓、電流較小的模擬或數字信號。 一、常用CMOS模擬開關引腳功能和工作原理 1.四雙向模擬開關CD4066 CD4066 的引腳功能如圖1所示。每個封裝內部有4個獨立的模擬開關，每個模擬開關有輸入、輸出、控制三個端子，其中輸入端和輸出端可互換。當控制端加高電平時，開關導通；當控制端加低電平時開關截止。模擬開關導通時，導通電阻為幾十歐姆；模擬開關截止時，呈現很高的阻抗，可以看成為開路。模擬開關可傳輸數字信號和模擬信號，可傳輸的模擬信號的上限頻率為40MHz。各開關間的串擾很小，典型值為－50dB。
上傳時間： 2013-10-27
上傳用戶：bibirnovis
電壓源電流源名字上僅差一個字…HE HE.有一些朋友對此不太明白.所以特此說明下…并以軟件仿真…詳細介紹工作原理…以及注意事項….下面就是電壓源和電流的符號…左邊是電流源,右邊是電壓源. 電壓源…電壓源其實就是我們普通經常用的一種電源.比如說電池呀電瓶或自己做的穩壓電路.一般屬于電壓源… 電壓源的特性是: 輸出端,可以開路,但不能短路…總而言之電壓源的輸出電壓是恒定的…比如5V 電壓源輸出的電壓就是5V.隨不同的負載會改變電流…比如在5V 的電壓源上加一個1 歐的負載… 流過的電流就是5/1=5A 電流… 如果接的電阻為2 歐.流過電流就等于5/2=2.5A….這個簡單的計算相信誰都會…電流源電流源和電壓源區別比較大…電流源輸出端不能開路,但可以短路…為什么不能開路呢…HE HE…是因為開路了…電流源輸出的電壓就為無限高了…(實際上電壓也是有一定值的)總而言之電流源的輸出電流是恒定的.不管你負載的大小…就是你短路了.他的電流還是保持不變.改變的是電壓…比如一個1A的恒流源…你接上一個1歐的負載…他輸出的電壓是.1x1=1V 電壓…當你接上一個10 歐電阻的時候…他就是1x10=10V電壓輸出…
上傳時間： 2013-10-08
上傳用戶：kaixinxin196
德州儀器(TI)通過多種不同的處理工藝提供了寬范圍的運算放大器產品，其類型包括了高精度、微功耗、低電壓、高電壓、高速以及軌至軌。TI還開發了業界最大的低功耗及低電壓運算放大器產品選集，其設計特性可滿足寬范圍的多種應用。為使您的選擇流程更為輕松，我們提供了一個交互式的在線運算放大器參數搜索引擎——amplifier.ti.com/search，可供您鏈接至各種不同規格的運算放大器。設計考慮因素為某項應用選擇最佳的運算放大器所要考慮的因素涉及到多個相關聯的需求。為此，設計人員必須經常權衡彼此矛盾的尺寸、成本、性能等指標因素。即使是資歷最老的工程師也可能會為此而苦惱，但您大可不必如此。緊記以下的幾點，您將會發現選擇范圍將很快的縮小至可掌控的少數幾個。電源電壓(VS)——選擇表中包括了低電壓（最小值低于2.7V）及寬電壓范圍（最小值高于5V）的部分。其余運放的選擇類型（例如精密），可通過快速查驗供電范圍欄來適當選擇。當采用單電源供電時，應用可能需要具有軌至軌(rail-to-rail)性能，并考慮精度相關的參數。精度——主要與輸入偏移電壓(VOS)相關，并分別考慮隨溫度漂移、電源抑制比(PSRR)以及共模抑制比(CMRR)的變化。精密(precision)一般用于描述具有低輸入偏置電壓及低輸入偏置電壓溫度漂移的運算放大器。微小信號需要高精度的運算放大器，例如熱電偶及其它低電平的傳感器。高增益或多級電路則有可能需求低偏置電壓。
上傳時間： 2013-11-25
上傳用戶：1966649934
文中介紹了一款超高頻窄帶低噪聲放大器電路，該電路結構小巧（20 mm ×13 mm ，厚度為0.6 mm），功能可靠、穩定。放大器芯片采用3SK318YB，該芯片具有高增益、低噪聲等特點。電路主要用于超高頻段微波通信，電路拓撲結構采用反饋型、穩定衰減器法和低端增益衰減法進行設計。生產成品并經測試，該產品性價比高，完全達到了設計要求
上傳時間： 2013-11-03
上傳用戶：xja31415
PCB線寬和電流關系公式 先計算Track的截面積，大部分PCB的銅箔厚度為35um（即 1oz）它乘上線寬就是截面積，注意換算成平方毫米。 有一個電流密度經驗值，為15~25安培/平方毫米。把它稱上截面積就得到通流容量。 I=KT（0.44）A（0.75）， 括號里面是指數， K為修正系數，一般覆銅線在內層時取0.024，在外層時取0.048 T為最大溫升，單位為攝氏度（銅的熔點是1060℃） A為覆銅截面積，單位為square mil. I為容許的最大電流，單位為安培。 一般 10mil=0.010inch=0.254mm 1A ， 250mil=6.35mm 8.3A ？倍數關系，與公式不符 ？
上傳時間： 2013-10-11
上傳用戶：ls530720646
1,電路板插件，浸錫，切腳的方法 1.制板(往往找專門制板企業制作，圖紙由自己提供)并清潔干凈。 2.插橫插、直插小件，如1/4W的電阻、電容、電感等等貼近電路板的小尺寸元器件。 3.插大、中等尺寸的元器件，如470μ電解電容和火牛。 4.插IC，如貼片IC可在第一步焊好。 原則上來說將元器件由低至高、由小至大地安排插件順序，其中高低原則優先于水平尺寸原則。 若手工焊接，則插件時插一個焊一個。若過爐的話直接按錫爐操作指南操作即可。 切腳可選擇手工剪切也可用專門的切腳機處理，基本工藝要求就是剛好將露出錫包部分切除即可。 若你是想開廠進行規模生產的話，那么還是建議先熟讀掌握相關國家和行業標準為好，否則你辛苦做出的產品會無人問津的。而且掌握標準的過程也可以幫助你對制作電路板流程進行制訂和排序。 最后強烈建議你先找個電子廠進去偷師一番，畢竟眼見為實嘛。
上傳時間： 2013-11-14
上傳用戶：asdfasdfd
