LVDS(低壓差分信號)標準ANSI/TIA /E IA26442A22001廣泛應用于許多接口器件和一些ASIC及FPGA中。文中探討了LVDS的特點及其PCB (印制電路板)設計,糾正了某些錯誤認識。應用傳輸線理論分析了單線阻抗、雙線阻抗及LVDS差分阻抗計算方法,給出了計算單線阻抗和差分阻抗的公式,通過實際計算說明了差分阻抗與單線阻抗的區別,并給出了PCB布線時的幾點建議。關鍵詞: LVDS, 阻抗分析, 阻抗計算, PCB設計 LVDS (低壓差分信號)是高速、低電壓、低功率、低噪聲通用I/O接口標準,其低壓擺幅和差分電流輸出模式使EM I (電磁干擾)大大降低。由于信號輸出邊緣變化很快,其信號通路表現為傳輸線特性。因此,在用含有LVDS接口的Xilinx或Altera等公司的FP2GA及其它器件進行PCB (印制電路板)設計時,超高速PCB設計和差分信號理論就顯得特別重要。
上傳時間： 2013-10-31
上傳用戶：adada
PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或導通孔。11. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setuppadsstacks
上傳時間： 2013-11-17
上傳用戶：cjf0304
針對幀差分法易產生空洞以及背景減法不能檢測出與背景灰度接近的目標的問題，提出了一種將背景減和幀差法相結合的運動目標檢測算法。首先利用連續兩幀圖像進行背景減法得到兩種差分圖像，并用最大類間與類內方差比法得到合適的閾值將這兩種差分圖像二值化，然后將得到的兩種二值化圖像進行或運算，最后利用圖像形態學濾波得到準確的運動目標。實驗結果表明，該算法簡單、易實現、實時性強
上傳時間： 2013-10-08
上傳用戶：yqs138168
以SPI總線技術為基礎，用微控制器S3C2450X和電平轉換芯片MAX3088設計了一個RS-422接口電路，將SPI單端非平衡傳輸信號轉換為RS-422差分信號。在保證SPI同步傳輸的高效性和高速性的同時，還增強了信號的抗干擾能力。 主要使用9 個信號主機輸入G從機輸出C 主機輸出從機輸入 串行時鐘C 或外設片選或從機選擇信號由從機在主機的控制下產生信號用于禁止或使能外設的收發功能為高電平時\" 禁止外設接收和發送數據為低電平時\" 允許外設接收和發送數據! 圖1 所示是微處理器通過與外設連接的示意圖!
上傳時間： 2014-03-21
上傳用戶：lizhen9880
實現了三種古典密碼學體制和DES體制及其分析。affine(仿射)讀入文件11.txt中內容（小寫字母，明文）加密并把內容寫入12.txt，還可以解密生成文件13.txt。vigenere,hill體制類似。DES體制包括加密解密雪崩效應差分分析等內容。由于本人還是剛學習程序設計語言及密碼學的在校本科生，水平很低，第一次上傳只是為了試一下。可以考慮少給幾點，呵呵。
上傳時間： 2014-01-05
上傳用戶：jqy_china
,片選接到p1.5 復位端 p1.4 中斷端接到 int0 82c250工作在斜率模式下 ，RS 接51k電阻到地。 2，SJA1000與82C250的接口，邏輯上為SJA1000輸出0（顯性位），表現為低點平輸出給82C250，則82C250輸出 差分的低電平。SJA1000輸出1（隱性位），表現為高電平或懸空輸出給82C250，則82C250輸出懸空狀態。 3,周立功的中SJA_BCANCONF.ASM中對輸出控制寄存器 的TX0的輸出 極性的位的定義不對。 還有里面定義有接收錯誤標志碼，不知道何時用。
上傳時間： 2015-11-11
上傳用戶：xaijhqx
Verilog HDL的程式，上網找到SPI程式， vspi.v這程式相當好用可用來接收與傳送SPI，並且寫了一個傳輸信號測試，spidatasent.v這程式就是傳送的資料，分別為00 66... 01 77...... 02 55這樣的資料，並透過MAX+PULS II軟體進行模擬，而最外層的程式是test_createspi.v！
上傳時間： 2017-03-06
上傳用戶：onewq
MAX7044是基于晶振PLL 的VHF/UHF發射器芯片，在300 MHz～450 MHz頻率范圍內發射OOK/ASK數據，數據速率達到100 kbps，輸出功率+13 dBm(50Ω負載)，電源電壓+2.1～+3.6 V，電流消耗在2.7 V時僅7.7 mA。工作溫度范圍一40℃～＋125℃，采用3 mm×3 mm SOT23 - 8封裝。 MAX7033是一個完全集成的低功耗CMOS超外差接收器芯片，接收頻率范圍在300 MHz～450 MHz的ASK信號。接收器射頻輸入信號范圍從一114 dBm-0dBm。MAX7033芯片內部包含有LNA、差分鏡像抑制混頻器、PLL、VCO、10.7 MHz IF限幅放大器、AGC、RSSI、模擬基帶數據信號恢復等電路。工作電壓+3.3 V或+5.0V，250μs啟動時間，低功耗模式電流消耗<3.5μA，工作溫度-40℃～＋105℃，采用TSSOP-28和薄形QFN-EP* *-32封裝。 MAXT044發射器芯片與接收器芯片MAX7033配套，適合汽車遙控、無鍵進入系統、安防系統、車庫門控制、家庭自動化、無線傳感器等應用。
上傳時間： 2017-05-06
上傳用戶：cuiyashuo
ex5_1 I-型線性相位FIR濾波器 ex5_2 II-型線性相位FIR濾波器 ex5_3 III-型線性相位FIR濾波器 ex5_4 IV-型線性相位FIR濾波器 ex5_5 矩形窗頻響 ex5_6 希爾伯特變換器設計－漢寧窗 ex5_7 低通濾波器設計－漢明窗 ex5_8 帶通濾波器設計－布萊克曼窗 ex5_9 低通濾波器設計－凱塞窗 ex5_11 頻率采樣技術：低通，樸素法 ex5_12 頻率采樣技術：低通, 最優法T1 & T2 ex5_13 頻率采樣技術：帶通, 最優法T1 & T2 ex5_14 頻率采樣技術：高通, 最優法T1 ex5_15 頻率采樣技術：差分器 ex5_16 頻率采樣技術： 希爾伯特變換器 ex5_17 利用Parks-McClella算法設計低通濾波器 ex5_18 用PM算法進行的帶通濾波器設計 ex5_19 用PM算法進行的高通濾波器設計 ex5_20 用PM算法進行的階梯濾波器設計 ex5_21 用PM算法進行的差分器設計 ex5_22 用PM算法進行的希爾伯特變換器設計
上傳時間： 2017-05-29
上傳用戶：13160677563
用有限差分法求解程函方程，計算每個點的初至走時。
標簽： 地震處理
上傳時間： 2015-04-21
上傳用戶：小關cccc
