·300M內部時鐘頻率 ·可進行頻移鍵控（FSK），二元相移鍵控（BPSK），相移鍵控（PSK），脈沖調頻（CHIRP），振幅調制（AM）操作 ·正交的雙通道12位D/A轉換器 ·超高速比較器，3皮秒有效抖動偏差 ·外部動態特性： 80 dB無雜散動態范圍（SFDR）@ 100 MHz (±1 MHz) AOUT ·4倍到20倍可編程基準時鐘乘法器 ·兩個48位可編程頻率寄存器 ·兩個14位可編程相位補償寄存器 ·12位振幅調制和可編程的通斷整形鍵控功能 ·單引腳FSK和BPSK數據輸入接口 ·PSK功能可由I/O接口實現 ·具有線性和非線性的脈沖調頻（FM CHIRP）功能，帶有引腳可控暫停功能 ·具有過渡FSK功能 ·在時鐘發生器模式下，有小于25 ps RMS抖動偏差 ·可自動進行雙向頻率掃描 ·能夠對信號進行sin(x)/x校正 ·簡易的控制接口： 可配置為10MHZ串行接口，2線或3線SPI兼容接口或100MHZ 8位并行可編程接口 ·3.3V單電源供電 ·具有多路低功耗功能 ·單輸入或差分輸入時鐘 ·小型80腳LQFP 封裝
上傳時間： 2019-08-06
上傳用戶：fuxy
AD7790是一款適合低頻測量應用的低功耗、完整模擬前端，內置一個低噪聲16位Σ-Δ型ADC，一路差分輸入可配置為緩沖或無緩沖模式，此外還有一個增益可設置為1、2、 4或8的數字PGA。該器件采用內部時鐘工作，因此，用戶不必為其提供時鐘源。器件的輸出數據速率可通過軟件編程設置，可在9.5 Hz至120 Hz的范圍內變化，更新速率較低時均方根(RMS)噪聲為1.1 μV。內部時鐘頻率可以使用系數2、 4或8進行分頻，從而可以降低功耗。更新速率、截止頻率和建立時間與時鐘頻率成比例變化。這款器件采用2.5 V至5.25 V電源供電，工作電壓為3 V時，最大功耗為225 μW，采用10引腳MSOP封裝。
上傳時間： 2021-10-25
上傳用戶：得之我幸78
TPA31xxD2系列產品是用于驅動高達100W/2Q的單聲道揚聲器的立體聲高效、數字放大器功率級。TPA3130D2的高效率使得它能夠在一個單層印刷電路板（PCB）上實現2x15W而無需外部散熱片。TPA3118D2甚至能夠在一個雙層PCB上在不需要散熱片的情況下運行2x30W/8Q。如果需要更高的功率，TPA3116D2在它正面散熱墊（PowerPad）上連接一個小型散熱片后，運行2x50W/4Q。所有這三個器件共用同一封裝，這使得可在不同的功率級范圍內使用一個單一PCB。TPA31XXD2高級振蕩器/可編程鎖相環路（PLL）電路采用一個多重開關頻率選項來避免AM干擾；在實現此功能的同時，還有一個主器件/從器件選項，這使得多重器件同步成為可能。TPA31XxD2器件在短路和過熱，以及過壓、欠壓和DC情況下受到完全保護。故障被報告給處理器，從而避免過載情況下對器件造成的損壞。特性·支持多路輸出配置-21V時，2x50W被驅動進入一個4Q橋接式（BTL）負載（TPA3116D2）-24V時，2x30W被驅動進入一個8QBTL負載（TPA3118D2）-15V時，2x15W被驅動進入一個8QBTL負載（TPA3130D2）·寬電壓范圍：4.5V-26V·高效D類操作-大于90%的功率效率與低空閑損失組合在一起大大減少了散熱片尺寸-高級調制系統·多重開關頻率-AM干擾防止-主器件/從器件同步-高達1.2MHz開關頻率·帶有高電源抑制比（PSRR）的反饋電源級架構減少了對于PSU的需要·可編程功率限制·差分/單端輸入
上傳時間： 2022-04-08
上傳用戶：
大學生電子設計競賽G題 手寫繪圖板 原理圖+PCB+論文摘要： 本設計目的得到一個較為精確的手寫繪圖板，我們通過一個恒流源接入覆銅板并將八個精密電阻引入，當觸摸筆接觸到覆銅板任意一個位置時便會檢測到一個小電壓信號，通過這一原理我們在覆銅板上通過表筆的移動采集差分信號，差分信號有助于信號傳輸，我們將采集到得信號進行電壓跟隨以提高電路帶負載的能力從而得到較為穩定的小電壓信號，再進行前置高精度較高增益放大并通過低通濾波然電路后進入電壓跟隨電路從而得到更穩定的信號并提高信號準確度及性價比。被放大的電壓信號被高精度的AD采集，經過51單片機的處理得到信號數據并將處理的信號顯示到液晶上，從而實現實時顯示表筆的位置坐標的要求及其他的顯示要求。
標簽： 大學生電子設計競賽
上傳時間： 2022-04-11
上傳用戶：jiabin
隨著手機攝像頭和數碼相機性能的提升，增加攝像頭設備到平臺處理器之間的傳輸帶寬變越來越有必要，傳統的DVP接口已經不能適應現在的科技發展。在這樣的大形勢下MIPI聯盟應運而生，它制定了一個通用的標準來規范高性能移動終端的接口，而它的子協議MIPI CSI-2則完美的解決了攝像頭設備與平臺處理器之間高速通信的難題，提供了一種標準化、強大、可靠、低功耗的傳輸方式。MPI CSI-2接口采用差分信號線，確保了高速數據在傳輸時不易受到外界的干擾，而其采用的ECC編碼和CRC編碼則從一定程度上減少了個別錯誤數據對于整體數據的影響，又由于自身處于MIPI大家族協議之中，它自身也很容易兼容應用MIPI家族協議的其他設備。本文詳細的介紹了MIPI CSI-2協議數字部分RTL的實現，模擬部分的實現，以及后續的測試分析。在設計中RTL的設計、糾錯以及模塊的時序分析在Linux平臺上進行。而模擬部分的實現以及整體的動態測試在FPGA平臺上進行。通過這樣的分工可以更全面的發揮兩個平臺的長處，更具體的來說，在Linux階段的設計時充分的利用了modelsim與verdi配合的優勢，從而更好的設計代碼、分析代碼和測試代碼。而在綜合時又利用Design Compile與Prime time充分的對設計做了資源分析和時序分析，保證了設計的質量。而在FPGA階段設計時，充分的利用了FPGA靈活而且可以動態測試的優勢來驗證模塊的正確性，此外在FPGA上還可以使用商用接收端來接收最后產生的MIPI數據，這樣的驗證方法更權威也更有說服力。在設計方法上，在數字部分的RTL設計中充分的應用了模塊化的思想，不僅實現了協議的要求，而且靈活的適應了MIPI CSI-2協議在實際應用時的一些變通的需求。而在模擬部分的物理層設計中則大膽的做了嘗試和創新，成功的在沒有先例參照的情況下自主設計了FPGA下的物理層部分，并且最后成功的被商用接收端驗證?？偟膩碚f在整個設計過程中遇到了阻礙和很多難題，但是經過不懈的努力最終克服了技術上的種種困難，最終也獲得了階段性的成果和自身的技術提高。
上傳時間： 2022-05-30
上傳用戶：kingwide
[摘 要]未經調制的數字信號所占據的頻譜是從零頻或者很低頻率開始，稱為數字基帶信號，不經載波調制而直接傳輸數字基帶信號的系統，稱為數字基帶傳輸系統。常用轉碼型有AMI碼（傳號交替反轉碼）、HDB3碼（三階高密度雙極性碼）、雙相碼、差分雙相碼、密勒碼、CMI碼（傳號反轉碼）、塊編碼等。在仿真軟件設計中采用了Mathw or ks公司的MAT LAB作為仿真工具，其仿真平臺SIMU LINK具有可視化建模和動態仿真的功能，用SIMULINK構造仿真系統，方法簡單直觀，開發的仿真系統使用時間流動態仿真，可以準確描述真實系統的每一細節，并且在仿真進行的同時具有較強的交互功能，易于使用，另外該軟件還具有較好的可擴展性和可維護性。本文給出了采用仿真工具SIMU LINK，設計數字基帶傳輸系統仿真實驗軟件的系統定義、模型構造的過程。通過對仿真結果分析和誤碼性能測試表明，該仿真系統完全符合實驗要求。下文主要就仿真分析與設計進行了闡述。[關鍵詞]數字基帶傳輸，MATLAB/Simulink隨著通信系統的規模和復雜度不斷增加，統的設計方法已經不能適應發展傳的需要，通信系統的模擬仿真技術越來越受到重視。傳統的通信仿真技術主要分可以得到與真實環境十分接近的結果，為手工分析與電路試驗2種，但耗時長方法比較繁雜，而通信系統的計算機模擬仿真技術是介于上述2種方法的一種系統設計方法，它可以讓用戶在很短的時間內建立整個通信系統模型，并對其進行模擬仿真。通信原理計算機仿真實驗，是對數字基帶傳輸系統的仿真。仿真工具是MATLAB程序設計語言。MATLAB是一種先進的高技術程序設計語言，主要用于數值計算及可視化圖形處理。特點是將數值分析、矩陣計算、圖形、圖像處理和仿真等諸多強大功能集成在一個極易使用的交互式環境中偽科學研究、工程設計以及必須進行有效數值計算的眾多學科提供了一種高效率的編程工具。運用MATLAB，可以對數字基帶傳輸系統進行較為全面地研究。為了使本科類學生學好通信課程，我們進行了試點，通過課程設計的方式針對通信原理的很多內容進行了仿真。
上傳時間： 2022-05-30
上傳用戶：kent
摘要：隨著客戶要求手機攝像頭像素越來越高，同時要求高的傳輸速度，傳統的并口傳輸越來越受到挑戰。提高并口傳輸的輸出時鐘是一個辦法，但會導致系統的EMC設計變得越來困難；增加傳輸線手機攝像頭MIPI技術介紹隨著客戶要求手機攝像頭像素越來越高，同時要求高的傳輸速度，傳統的并口傳輸越來越受到挑戰。提高并口傳輸的輸出時鐘是一個辦法，但會導致系統的EMC設計變得越來困難；增加傳輸線的位數是，但是這又不符合小型化的趨勢。采用MIPI接口的模組，相較于并口具有速度快，傳輸數據量大，功耗低，抗干擾好的優點，越來越受到客戶的青睞，并在迅速增長。例如一款同時具備MIPI和并口傳輸的8M的模組，8位并口傳輸時，需要至少11根的傳輸線，高達96M的輸出時鐘，才能達到12FPS的全像素輸出；而采用MIPI接口僅需要2個通道6根傳輸線就可以達到在全像素下12FPS的幀率，且消耗電流會比并口傳輸低大概20MA。由于MIPI是采用差分信號傳輸的，所以在設計上需要按照差分設計的一般規則進行嚴格的設計，關鍵是需要實現差分阻抗的匹配，MIPI協議規定傳輸線差分阻抗值為80-125歐姆。上圖是個典型的理想差分設計狀態，為了保證差分阻抗，線寬和線距應該根據軟件仿真進行仔細選擇；為了發揮差分線的優勢，差分線對內部應該緊密耦合，走線的形狀需要對稱，甚至過孔的位置都需要對稱擺放；差分線需要等長，以免傳輸延遲造成誤碼：另外需要注意一點，為了實現緊密的耦合，差分對中間不要走地線，PIN的定義上也最好避免把接地焊盤放置在差分對之間（指的是物理上2個相鄰的差分線）。
上傳時間： 2022-06-02
上傳用戶：
ADS1256 是TI（Texas I nstruments ）公司推出的一款低噪聲高分辨率的24 位Si gma - Delta（"- #）模數轉換器（ADC）。"- #ADC 與傳統的逐次逼近型和積分型ADC 相比有轉換誤差小而價格低廉的優點，但由于受帶寬和有效采樣率的限制，"- #ADC 不適用于高頻數據采集的場合。該款ADS1256 可適合于采集最高頻率只有幾千赫茲的模擬數據的系統中，數據輸出速率最高可為30K 采樣點／秒（SPS），有完善的自校正和系統校正系統， SPI 串行數據傳輸接口。本文結合筆者自己的應用經驗，對該ADC 的基本原理以及應用做簡要介紹。ADs1256 的總體電氣特性下面介紹在使用ADs1256 的過程中要注意的一些電氣方面的具體參數：模擬電源（AVDD ）輸入范圍+ 4 . 75V !+ 5 .25V，使用的典型值為+ 5 .00V；數字電源（DVDD ）輸入范圍+ 1 . 8V !+ 3 .6V，使用的典型值+ 3 .3V；參考電壓值（VREF= VREFP- VREFN）的范圍+ 0 .5V!+ 2 .6V，使用的典型值為+ 2 .5V；耗散功率最大為57mW；每個模擬輸入端（AI N0 !7 和AI NC M）相對于模擬地（AGND）的絕對電壓值范圍在輸入緩沖器（BUFFER）關閉的時候為AGND-0 .1 !AVDD+ 0 . 1 ，在輸入緩沖器打開的時候為AGND !AVDD-2 .0 ；滿刻度差分模擬輸入電壓值（VI N = AI NP -AI NN）為+ ／-（2VREF／PGA）；數字輸入邏輯高電平范圍0 .8DVDD!5 .25V（除D0 !D3 的輸入點平不可超過DVDD 外），邏輯低點平范圍DGND!0 .2DVDD；數字輸出邏輯高電平下限為0 .8DVDD，邏輯低電平上限為0 .2DVDD，輸出電流典型值為5mA；主時鐘頻率由外部晶體振蕩器提供給XTAL1和XTAL2 時，要求范圍為2 M!10 MHz ，僅由CLKI N 輸入提供時，范圍為0 .1 M!10 MHz 。
上傳時間： 2022-06-10
上傳用戶：
PCF8591 8位A/D和D/A轉換1、特性：單電源供電。工作電壓： 2.5 V ~ 6V。待機電流低。I2C 總線串行輸入/輸出。通過3 個硬件地址引腳編址。采樣速率取決于I2C 總線速度。4個模擬輸入可編程為單端或差分輸入。自動增量通道選擇。模擬電壓范圍： VSS~VDD。片上跟蹤與保持電路。8 位逐次逼近式A/D 轉換。帶一個模擬輸出的乘法DAC。2、應用：閉環控制系統。用于遠程數據采集的低功耗轉換器。電池供電設備。在汽車、音響和TV 應用方面的模擬數據采集。3、概述：PCF8591 是單片、單電源低功耗8 位CMOS 數據采集器件， 具有4 個模擬輸入、一個輸出和一個串行I2C 總線接口。3 個地址引腳A0、A1 和A2 用于編程硬件地址，允許將最多8 個器件連接至I2C總線而不需要額外硬件。器件的地址、控制和數據通過兩線雙向I2C 總線傳輸。器件功能包括多路復用模擬輸入、片上跟蹤和保持功能、8 位模數轉換和8 位數模擬轉換。最大轉換速率取決于I2C 總線的最高速率。I2C 總線系統中的每一片PCF8591 通過發送有效地址到該器件來激活。該地址包括固定部分和可編程部分?？删幊滩糠直仨毟鶕刂芬_A0、A1 和A2 來設置。在I2C 總線協議中地址必須是起始條件后作為第一個字節發送。地址字節的最后一位是用于設置以后數據傳輸方向的讀/寫位。（見圖4、16、17）
上傳時間： 2022-06-17
上傳用戶：qdxqdxqdxqdx
1.Spartan-6 系列封裝概述Spartan-6 系列具有低成本、省空間的封裝形式，能使用戶引腳密度最大化。所有Spartan-6 LX 器件之間的引腳分配是兼容的，所有Spartan-6 LXT器件之間的引腳分配是兼容的，但是Spartan-6 LX和Spartan-6 LXT器件之間的引腳分配是不兼容的。表格1 Spartan-6 系列FPGA封裝2.Spartan-6 系列引腳分配及功能詳述Spartan-6 系列有自己的專用引腳，這些引腳是不能作為Select IO 使用的，這些專用引腳包括：專用配置引腳，表格2 所示GTP高速串行收發器引腳，表格3 所示表格2 Spartan-6 FPGA專用配置引腳注意：只有LX75, LX75T, LX100, LX100T, LX150, and LX150T器件才有VFS、VBATT、RFUSE引腳。表格3 Spartan-6 器件GTP通道數目注意：LX75T 在FG(G)484 和CS(G)484 中封裝4 個GTP通道，而在FG(G)676中封裝了8 個GTP通道；LX100T在FG(G)484 和CS(G)484 中封裝4個GTP通道，而在FG(G)676 和FG(G)900中封裝了8 個GTP通道。如表4，每一種型號、每一種封裝的器件的可用IO 引腳數目不盡相同，例如對于LX4TQG144器件，它總共有引腳144 個，其中可作為單端IO 引腳使用的IO 個數為102 個，這102 個單端引腳可作為51 對差分IO 使用，另外的32 個引腳為電源或特殊功能如配置引腳。表格4 Spartan6 系列各型號封裝可用的IO 資源匯總表格5 引腳功能詳述
標簽： spartan-6
上傳時間： 2022-06-18
上傳用戶：
