設(shè)計(jì)了一種用于高速ADC中的高速高增益的全差分CMOS運(yùn)算放大器。主運(yùn)放采用帶開關(guān)電容共模反饋的折疊式共源共柵結(jié)構(gòu)，利用增益提高和三支路電流基準(zhǔn)技術(shù)實(shí)現(xiàn)一個(gè)可用于12~14 bit精度，100 MS/s采樣頻率的高速流水線（Pipelined）ADC的運(yùn)放。設(shè)計(jì)基于SMIC 0.25 μm CMOS工藝，在Cadence環(huán)境下對(duì)電路進(jìn)行Spectre仿真。仿真結(jié)果表明，在2.5 V單電源電壓下驅(qū)動(dòng)2 pF負(fù)載時(shí)，運(yùn)放的直流增益可達(dá)到124 dB，單位增益帶寬720 MHz，轉(zhuǎn)換速率高達(dá)885 V/μs，達(dá)到0.1%的穩(wěn)定精度的建立時(shí)間只需4 ns，共模抑制比153 dB。
標(biāo)簽： CMOS 增益提高 運(yùn)算 放大器設(shè)計(jì)
上傳時(shí)間： 2014-12-23
上傳用戶：jiiszha
所有MEMS麥克風(fēng)都具有全向拾音響應(yīng)，也就是能夠均等地響應(yīng)來自四面八方的聲音。多個(gè)麥克風(fēng)可以配置成陣列，形成定向響應(yīng)或波束場(chǎng)型。經(jīng)過設(shè)計(jì)，波束成形麥克風(fēng)陣列可以對(duì)來自一個(gè)或多個(gè)特定方向的聲音更敏感。麥克風(fēng)波束成形是一個(gè)豐富而復(fù)雜的課題。本應(yīng)用筆記僅討論基本概念和陣列配置，包括寬邊求和陣列和差分端射陣列，內(nèi)容涵蓋設(shè)計(jì)考慮、空間和頻率響應(yīng)以及差分陣列配置的優(yōu)缺點(diǎn)。
標(biāo)簽： 麥克風(fēng)陣列 波束成形
上傳時(shí)間： 2013-10-17
上傳用戶：chenlong
介紹了MSK信號(hào)的優(yōu)點(diǎn)，并分析了其實(shí)現(xiàn)原理，提出一種MSK高性能數(shù)字調(diào)制器的FPGA實(shí)現(xiàn)方案；采用自頂向下的設(shè)計(jì)思想，將系統(tǒng)分成串/并變換器、差分編碼器、數(shù)控振蕩器、移相器、乘法電路和加法電路等6大模塊，重點(diǎn)論述了串/并變換、差分編碼、數(shù)控振蕩器的實(shí)現(xiàn)，用原理圖輸入、VHDL語言設(shè)計(jì)相結(jié)合的多種設(shè)計(jì)方法，分別實(shí)現(xiàn)了各模塊的具體設(shè)計(jì)，并給出了其在QuartusII環(huán)境下的仿真結(jié)果。結(jié)果表明，基于FPGA的MSK調(diào)制器，設(shè)計(jì)簡(jiǎn)單，便于修改和調(diào)試，性能穩(wěn)定。
標(biāo)簽： FPGA MSK 制器設(shè)計(jì)
上傳時(shí)間： 2013-11-23
上傳用戶：dvfeng
本文結(jié)合研究所科研項(xiàng)目需要，基于16 位高速ADC 芯片LTC2204，設(shè)計(jì)了一種滿足課題要求的高速度高性能的16 位模數(shù)轉(zhuǎn)換板卡方案。該方案中的輸入電路和時(shí)鐘電路采用差分結(jié)構(gòu)，輸出電路采用鎖存器隔離結(jié)構(gòu)，電源電路采用了較好的去耦措施，并且注重了板卡接地設(shè)計(jì)，使其具有抗噪聲干擾能力強(qiáng)、動(dòng)態(tài)性能好、易實(shí)現(xiàn)的特點(diǎn)。
標(biāo)簽： 模數(shù)轉(zhuǎn)換 模塊 動(dòng)態(tài) 性能測(cè)試
上傳時(shí)間： 2013-11-10
上傳用戶：cc1
運(yùn)算放大器作為模擬集成電路設(shè)計(jì)的基礎(chǔ)，同時(shí)作為DAC校準(zhǔn)電路的一部分，本次設(shè)計(jì)一個(gè)高增益全差分跨導(dǎo)型運(yùn)算放大器。
標(biāo)簽： 增益 運(yùn)算 放大器設(shè)計(jì)
上傳時(shí)間： 2013-10-31
上傳用戶：dvfeng
A fully differential amplifi er is often used to converta single-ended signal to a differential signal, a designwhich requires three signifi cant considerations: theimpedance of the single-ended source must match thesingle-ended impedance of the differential amplifi er,the amplifi er’s inputs must remain within the commonmode voltage limits and the input signal must be levelshifted to a signal that is centered at the desired outputcommon mode voltage.
上傳時(shí)間： 2013-11-09
上傳用戶：wweqas
Recent advances in low voltage silicon germaniumand BiCMOS processes have allowed the design andproduction of very high speed amplifi ers. Because theprocesses are low voltage, most of the amplifi er designshave incorporated differential inputs and outputs to regainand maximize total output signal swing. Since many lowvoltageapplications are single-ended, the questions arise,“How can I use a differential I/O amplifi er in a single-endedapplication?” and “What are the implications of suchuse?” This Design Note addresses some of the practicalimplications and demonstrates specifi c single-endedapplications using the 3GHz gain-bandwidth LTC6406differential I/O amplifi er.
標(biāo)簽： 單端應(yīng)用 差分 放大器
上傳時(shí)間： 2013-11-23
上傳用戶：rocketrevenge
為提高產(chǎn)品的可靠性、設(shè)計(jì)和功能,本文所有信息若有變更,恕不提前通知。本文信息也不作為廠商的任何承諾。 任何情況下,包括已警告了的各種損壞的可能性,廠商均不負(fù)責(zé)直接的、非直接的、特殊的或偶然的因不正當(dāng)使用本產(chǎn)品或文件所造成的損壞。 本文包含受版權(quán)保護(hù)的信息，版權(quán)所有。未經(jīng)廠商書面同意,不得以機(jī)械的、電子的或其它任何方式進(jìn)行復(fù)制。
上傳時(shí)間： 2013-10-14
上傳用戶：壞壞的華仔
設(shè)計(jì)了一種用于高速ADC中的全差分套筒式運(yùn)算放大器.從ADC的應(yīng)用指標(biāo)出發(fā),確定了設(shè)計(jì)目標(biāo),利用開關(guān)電容共模反饋、增益增強(qiáng)等技術(shù)實(shí)現(xiàn)了一個(gè)可用于12 bit精度、100 MHz采樣頻率的高速流水線(Pipelined)ADC中的運(yùn)算放大器.基于SMIC 0.13 μm,3.3 V工藝,Spectre仿真結(jié)果表明,該運(yùn)放可以達(dá)到105.8 dB的增益,單位增益帶寬達(dá)到983.6 MHz,而功耗僅為26.2 mW.運(yùn)放在4 ns的時(shí)間內(nèi)可以達(dá)到0.01%的建立精度,滿足系統(tǒng)設(shè)計(jì)要求.
標(biāo)簽： 增益 增強(qiáng)型 運(yùn)算放大器
上傳時(shí)間： 2013-10-16
上傳用戶：563686540
當(dāng)設(shè)計(jì)高速信號(hào)PCB或者復(fù)雜的PCB時(shí)，常常需要考慮信號(hào)的干擾和抗干擾的問題，也就是設(shè)計(jì)這樣的PCB時(shí)，需要提高PCB的電磁兼容性。為了實(shí)現(xiàn)這個(gè)目的，除了在原理圖設(shè)計(jì)時(shí)增加抗干擾的元件外，在設(shè)計(jì)PCB時(shí)也必須考慮這個(gè)問題，而最重要的實(shí)現(xiàn)手段之一就是使用高速信號(hào)布線的基本技巧和原則。 高速信號(hào)布線的基本技巧包括控制走線長度、蛇形布線、差分對(duì)布線和等長布線，使用這些基本的布線方法，可以大大提高高速信號(hào)的質(zhì)量和電磁兼容性。下面分別介紹這些布線方法的設(shè)置和操作。
上傳時(shí)間： 2013-11-08
上傳用戶：座山雕牛逼
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
