現(xiàn)代雷達(dá)系統(tǒng)廣泛采用脈沖壓縮技術(shù)，用以解決作用距離與分辨能力之間的矛盾。脈沖壓縮是指雷達(dá)通過(guò)發(fā)射寬脈沖，保證足夠的最大作用距離，而接收時(shí)，采用相應(yīng)的脈沖壓縮法獲得窄脈沖以提高距離分辨率的過(guò)程。同時(shí)，數(shù)字信號(hào)處理技術(shù)的迅猛發(fā)展和廣泛應(yīng)用，為雷達(dá)脈沖壓縮處理的數(shù)字化實(shí)現(xiàn)提供了可能。 本文主要研究雷達(dá)多波形頻域數(shù)字脈沖壓縮系統(tǒng)的硬件系統(tǒng)實(shí)現(xiàn)。在匹配濾波理論的指導(dǎo)下，成功研制了基于FPGAEP1K100QC208-1和4片高性能ADSP21160M的多波形頻域數(shù)字脈沖壓縮系統(tǒng)。該系統(tǒng)可處理時(shí)寬在42μs以內(nèi)、帶寬在5MHz以下的線性調(diào)頻信號(hào)(LFM)，非線性調(diào)頻信號(hào)(NLFM)和Taylor四相碼信號(hào)，且技術(shù)指標(biāo)完全滿足實(shí)用系統(tǒng)的設(shè)計(jì)要求。 本文完成的主要工作和創(chuàng)新之處有：(1)基于雙通道模數(shù)轉(zhuǎn)換器AD10242設(shè)計(jì)高精度數(shù)據(jù)采集電路，為整個(gè)脈壓系統(tǒng)的工作提供必要的條件。完成了前端模擬信號(hào)輸入電路的優(yōu)化和差分輸入時(shí)鐘的產(chǎn)生，以實(shí)現(xiàn)高精度采樣。 (2)根據(jù)協(xié)議和脈壓系統(tǒng)的工作要求，以基于FPGAEP1K100QC208完成系統(tǒng)控制，使整個(gè)脈壓系統(tǒng)正確穩(wěn)定地工作。同時(shí)以該FPGA生成雙口RAM，實(shí)現(xiàn)數(shù)據(jù)暫存，以匹配采樣速率和脈壓系統(tǒng)頻率。 (3)設(shè)計(jì)基于4片高性能ADSP21160M的緊耦合并行處理系統(tǒng)，以完成多波形頻域數(shù)字脈沖壓縮的全部運(yùn)算工作。4片DSP共享外部總線，且各DSP以鏈路口互連，進(jìn)行數(shù)據(jù)通信。各DSP還使用一個(gè)鏈路口連接到接口板DSP，將脈壓結(jié)果送出。 (4)以一片ADSP21160M和一片EP1K100QC208為核心，設(shè)計(jì)輸出板電路，完成數(shù)據(jù)對(duì)齊、求模和數(shù)據(jù)向下一級(jí)的輸出，并產(chǎn)生模擬輸出。 (5)調(diào)試并改進(jìn)處理板和輸出板。
標(biāo)簽： FPGA DSP 多波形 壓縮系統(tǒng)
上傳時(shí)間： 2013-06-11
上傳用戶：qq277541717
離散余弦變換(DCT)及其反變換(IDCT)在圖像編解碼方面應(yīng)用十分廣泛，至今已被JPEG、MPEG-1、MPEG-2、MPEG-4和H.26x等國(guó)際標(biāo)準(zhǔn)所采用。由于其計(jì)算量較大，軟件實(shí)現(xiàn)往往難以滿足實(shí)時(shí)處理的要求，因而在很多實(shí)際應(yīng)用中需要采用硬件設(shè)計(jì)的DCT/IDCT處理電路來(lái)滿足我們對(duì)處理速度的要求。本文所研究的內(nèi)容就是針對(duì)圖像處理應(yīng)用的8×8二維DCT/IDCT處理核的硬件實(shí)現(xiàn)。 本文首先介紹了DCT和IDCT在圖像處理中的作用和原理，詳細(xì)說(shuō)明了DCT變換實(shí)現(xiàn)圖像壓縮的過(guò)程，并與其它變換比較說(shuō)明了用DCT變換實(shí)現(xiàn)圖像壓縮的優(yōu)勢(shì)。接著，分析研究了DCT的各種快速算法，總結(jié)了前人對(duì)DCT快速算法及其實(shí)現(xiàn)所做的研究。本文給出了兩種性能、資源上有一定差異的二維DCT/IDCT的FPGA設(shè)計(jì)方案。兩種方案均利用DCT的行列分離特性，采用流水線設(shè)計(jì)技術(shù)，將二維DCT/IDCT實(shí)現(xiàn)轉(zhuǎn)化為兩個(gè)一維DCT/IDCT實(shí)現(xiàn)。在一維DCT/IDCT設(shè)計(jì)中，根據(jù)圖像處理的特點(diǎn)對(duì)Loeffler算法的數(shù)據(jù)流進(jìn)行了優(yōu)化，通過(guò)合理安排時(shí)鐘周期數(shù)和簡(jiǎn)化各周期內(nèi)的操作，大大縮短了關(guān)鍵路徑的執(zhí)行時(shí)間，從而提高了流水線的執(zhí)行速度。最后，對(duì)所設(shè)計(jì)的DCT/IDCT處理核進(jìn)行了綜合和時(shí)序仿真。 結(jié)果表明，當(dāng)使用Altera公司的MERCURY系列FPGA器件時(shí)，本文設(shè)計(jì)的方案一能夠在116M時(shí)鐘頻率下正確完成8×8的二維DCT或IDCT的邏輯運(yùn)算，消耗2827個(gè)邏輯單元；方案二能夠在74M時(shí)鐘頻率下正常工作，消耗1629個(gè)邏輯單元。
上傳時(shí)間： 2013-07-14
上傳用戶：3291976780
隨著國(guó)民經(jīng)濟(jì)的飛速發(fā)展，傳統(tǒng)的電機(jī)已無(wú)法滿足當(dāng)前工程的要求，其作用也由過(guò)去簡(jiǎn)單的起?？刂?、提供動(dòng)力上升到要求對(duì)其速度、位置、轉(zhuǎn)矩等進(jìn)行精確的控制，并能實(shí)現(xiàn)快速加速、減速、反轉(zhuǎn)以及準(zhǔn)確停止等，使被驅(qū)動(dòng)的機(jī)械運(yùn)動(dòng)符合于集的要求。在集成電路、現(xiàn)代電子技術(shù)及控制理論飛速發(fā)展的今天，電機(jī)控制技術(shù)也得到了飛快的發(fā)展，電機(jī)控制器也由模擬分立元件構(gòu)成的電路向數(shù)?；旌稀⑷珨?shù)字方向發(fā)展。本論文主要研究了FPGA芯片在電機(jī)控制器中的應(yīng)用。 論文首先對(duì)無(wú)刷直流電機(jī)系統(tǒng)進(jìn)行了綜合性論述。對(duì)系統(tǒng)的組成、及系統(tǒng)中主要部分：如位置傳感器、逆變器和功率器件、供電直流電源進(jìn)行了較詳細(xì)的說(shuō)明；并且提出了與本研究相關(guān)的控制機(jī)理和實(shí)施方案。 其次，論文對(duì)FPGA芯片的特點(diǎn)及配置電路、以及以FPGA-FLEX10K10為核心的控制器電路的組成進(jìn)行了較詳細(xì)的論述；同時(shí)對(duì)超高速集成電路硬件描述語(yǔ)言(VHDL)的特點(diǎn)和應(yīng)用進(jìn)行了研究；并提出了應(yīng)用FPGA芯片對(duì)電機(jī)速度進(jìn)行控制的系統(tǒng)構(gòu)成及工作原理。 論文還對(duì)FPGA芯片與DSP芯片共同完成電機(jī)控制的方案進(jìn)行了論述，利用ALTERA公司的FPGA芯片完成了電機(jī)控制器的設(shè)計(jì)、制造和調(diào)試，并在此基礎(chǔ)上分析研究了利用此控制器對(duì)無(wú)刷直流電機(jī)進(jìn)行調(diào)速控制的方法；兩種控制器共同工作，組合方便、功能強(qiáng)大，適合在高精度、高效、寬變速控制的應(yīng)用場(chǎng)合下，可對(duì)電機(jī)實(shí)現(xiàn)精度更高、策略更復(fù)雜的控制。 論文最后還對(duì)在具體產(chǎn)品中的應(yīng)用效果及行了簡(jiǎn)單分析。
標(biāo)簽： FPGA 電機(jī)控制器 中的應(yīng)用
上傳時(shí)間： 2013-08-04
上傳用戶：小鵬
本文將電路接口技術(shù)與硬件可編程技術(shù)相結(jié)合，提出了用可編程芯片來(lái)控制IDE硬盤進(jìn)行高速數(shù)據(jù)記錄，能夠滿足機(jī)載數(shù)據(jù)記錄設(shè)備重量輕、容量大、速度快的要求。 論文對(duì)硬盤ATA接口標(biāo)準(zhǔn)進(jìn)行了研究，對(duì)VHDL語(yǔ)言、現(xiàn)場(chǎng)可編程門陣列器件(FPGA)實(shí)現(xiàn)硬件電路的原理和方法進(jìn)行了深入分析，在此基礎(chǔ)上完成了基于FPGA的數(shù)據(jù)記錄控制器的設(shè)計(jì)。文中選擇了具有低功耗、低成本、高性能的FPGA芯片(型號(hào)為CycloneEP1C3T144C8)，將各功能模塊級(jí)聯(lián)成系統(tǒng)在該芯片上完成了控制器系統(tǒng)級(jí)的設(shè)計(jì)與仿真驗(yàn)證，驗(yàn)證結(jié)果表明了用FPGA實(shí)現(xiàn)高速數(shù)據(jù)記錄控制器的可行性。所設(shè)計(jì)的VHDL代碼經(jīng)QuartusⅡ綜合、布局布線、管腳分配后，在FPGA內(nèi)部可以達(dá)到104.46Mhz的電路工作速度，F(xiàn)PGA與硬盤之間采用ATA接口的UltraDMA模式2傳輸方式，可以達(dá)到33.3MByte/s的突發(fā)數(shù)據(jù)傳輸率。文中對(duì)所用到的FPGA設(shè)計(jì)技術(shù)給予了詳細(xì)說(shuō)明，對(duì)各功能模塊的設(shè)計(jì)給予了詳細(xì)闡述，對(duì)關(guān)鍵設(shè)計(jì)給出了VHDL源代碼，還討論了FPGA設(shè)計(jì)中時(shí)序約束的作用，給出了本文所做時(shí)序約束的方法。 本文中所論述的工作對(duì)以后機(jī)載數(shù)據(jù)記錄系統(tǒng)的設(shè)計(jì)具有重要的鋪墊作用。文中在總結(jié)所做工作的同時(shí)，還對(duì)下一步工作提出了有益的建議。
標(biāo)簽： FPGA 機(jī)載 高速數(shù)據(jù) 記錄系統(tǒng)
上傳時(shí)間： 2013-08-05
上傳用戶：hanli8870
在合成孔徑雷達(dá)的研究和研制工作中，合成孔徑雷達(dá)模擬技術(shù)具有十分重要的作用。本文以440MHz帶寬線性調(diào)頻信號(hào)，采樣頻率500MHz高分辨合成孔徑雷達(dá)視頻模擬器為研究對(duì)象。首先對(duì)模擬器的幾項(xiàng)主要技術(shù)進(jìn)行分析，在對(duì)點(diǎn)目標(biāo)回波信號(hào)模型分析研究的基礎(chǔ)上，對(duì)點(diǎn)目標(biāo)原始回波數(shù)據(jù)進(jìn)行模擬并做了成像驗(yàn)證，從而為硬件實(shí)現(xiàn)提供了正確的信號(hào)模型；針對(duì)傳統(tǒng)的“波形存儲(chǔ)直讀法”方案，即在計(jì)算機(jī)平臺(tái)上用模擬軟件產(chǎn)生原始回波數(shù)據(jù)并存儲(chǔ)，再通過(guò)計(jì)算機(jī)接口實(shí)現(xiàn)數(shù)據(jù)傳輸，最后完成數(shù)模轉(zhuǎn)換產(chǎn)生視頻信號(hào)這一過(guò)程，分析指出該方案在實(shí)現(xiàn)高分辨率時(shí)的速度和容量瓶頸?！ ♂槍?duì)具體的設(shè)計(jì)要求，圍繞速度和容量問(wèn)題，本文著眼于高分辨率SAR模擬器的FPGA實(shí)現(xiàn)研究，指出FPGA實(shí)時(shí)生成點(diǎn)目標(biāo)原始回波數(shù)據(jù)是其實(shí)現(xiàn)的核心；針對(duì)這一核心問(wèn)題，充分利用現(xiàn)代VLSI設(shè)計(jì)中的流水線技術(shù)與并行陣列技術(shù)以及FPGA的優(yōu)良性能和豐富資源，在時(shí)間上采用同步流水結(jié)構(gòu)、空間上采用并行陣列形式，將速度和容量問(wèn)題統(tǒng)一為數(shù)據(jù)的高速生成問(wèn)題；給出了系統(tǒng)總體設(shè)計(jì)思想，該方案不需要大容量存儲(chǔ)器單元，大大減少模擬器復(fù)雜度；對(duì)原始回波數(shù)據(jù)實(shí)時(shí)生成模塊的各主要單元給出了結(jié)構(gòu)并進(jìn)行了仿真，結(jié)果表明FPGA可以滿足課題設(shè)計(jì)要求；同時(shí)，對(duì)該模擬器片上系統(tǒng)的實(shí)現(xiàn)、增強(qiáng)人機(jī)交互性，給出了人機(jī)界面的設(shè)計(jì)思路?！ 》治鲋赋隽它c(diǎn)目標(biāo)原始回波數(shù)據(jù)實(shí)時(shí)生成模塊通過(guò)并行擴(kuò)展即可實(shí)現(xiàn)多點(diǎn)目標(biāo)的原始回波數(shù)據(jù)實(shí)時(shí)生成；最后對(duì)復(fù)雜場(chǎng)景目標(biāo)模擬器的實(shí)現(xiàn)進(jìn)行了構(gòu)思，指出了傳統(tǒng)方案在改進(jìn)的基礎(chǔ)上實(shí)現(xiàn)高分辨率視頻模擬器的可行性。本文首次提出以FPGA實(shí)現(xiàn)高分辨率合成孔徑雷達(dá)原始回波數(shù)據(jù)實(shí)時(shí)生成的思想，為國(guó)內(nèi)業(yè)界在此方向做了一些理論和實(shí)踐上的有益探索，對(duì)于國(guó)內(nèi)高分辨率合成孔徑雷達(dá)的研制具有一定的實(shí)際意義。
標(biāo)簽： FPGA 高分辨率 合成孔徑 雷達(dá)視頻
上傳時(shí)間： 2013-04-24
上傳用戶：阿四AIR
在合成孔徑雷達(dá)的研究和研制工作中，合成孔徑雷達(dá)模擬技術(shù)具有十分重要的作用。本文以440MHz帶寬線性調(diào)頻信號(hào)，采樣頻率500MHz高分辨合成孔徑雷達(dá)視頻模擬器為研究對(duì)象。首先對(duì)模擬器的幾項(xiàng)主要技術(shù)進(jìn)行分析，在對(duì)點(diǎn)目標(biāo)回波信號(hào)模型分析研究的基礎(chǔ)上，對(duì)點(diǎn)目標(biāo)原始回波數(shù)據(jù)進(jìn)行模擬并做了成像驗(yàn)證，從而為硬件實(shí)現(xiàn)提供了正確的信號(hào)模型；針對(duì)傳統(tǒng)的“波形存儲(chǔ)直讀法”方案，即在計(jì)算機(jī)平臺(tái)上用模擬軟件產(chǎn)生原始回波數(shù)據(jù)并存儲(chǔ)，再通過(guò)計(jì)算機(jī)接口實(shí)現(xiàn)數(shù)據(jù)傳輸，最后完成數(shù)模轉(zhuǎn)換產(chǎn)生視頻信號(hào)這一過(guò)程，分析指出該方案在實(shí)現(xiàn)高分辨率時(shí)的速度和容量瓶頸?！ ♂槍?duì)具體的設(shè)計(jì)要求，圍繞速度和容量問(wèn)題，本文著眼于高分辨率SAR模擬器的FPGA實(shí)現(xiàn)研究，指出FPGA實(shí)時(shí)生成點(diǎn)目標(biāo)原始回波數(shù)據(jù)是其實(shí)現(xiàn)的核心；針對(duì)這一核心問(wèn)題，充分利用現(xiàn)代VLSI設(shè)計(jì)中的流水線技術(shù)與并行陣列技術(shù)以及FPGA的優(yōu)良性能和豐富資源，在時(shí)間上采用同步流水結(jié)構(gòu)、空間上采用并行陣列形式，將速度和容量問(wèn)題統(tǒng)一為數(shù)據(jù)的高速生成問(wèn)題；給出了系統(tǒng)總體設(shè)計(jì)思想，該方案不需要大容量存儲(chǔ)器單元，大大減少模擬器復(fù)雜度；對(duì)原始回波數(shù)據(jù)實(shí)時(shí)生成模塊的各主要單元給出了結(jié)構(gòu)并進(jìn)行了仿真，結(jié)果表明FPGA可以滿足課題設(shè)計(jì)要求；同時(shí)，對(duì)該模擬器片上系統(tǒng)的實(shí)現(xiàn)、增強(qiáng)人機(jī)交互性，給出了人機(jī)界面的設(shè)計(jì)思路?！ 》治鲋赋隽它c(diǎn)目標(biāo)原始回波數(shù)據(jù)實(shí)時(shí)生成模塊通過(guò)并行擴(kuò)展即可實(shí)現(xiàn)多點(diǎn)目標(biāo)的原始回波數(shù)據(jù)實(shí)時(shí)生成；最后對(duì)復(fù)雜場(chǎng)景目標(biāo)模擬器的實(shí)現(xiàn)進(jìn)行了構(gòu)思，指出了傳統(tǒng)方案在改進(jìn)的基礎(chǔ)上實(shí)現(xiàn)高分辨率視頻模擬器的可行性。本文首次提出以FPGA實(shí)現(xiàn)高分辨率合成孔徑雷達(dá)原始回波數(shù)據(jù)實(shí)時(shí)生成的思想，為國(guó)內(nèi)業(yè)界在此方向做了一些理論和實(shí)踐上的有益探索，對(duì)于國(guó)內(nèi)高分辨率合成孔徑雷達(dá)的研制具有一定的實(shí)際意義。
標(biāo)簽： FPGA USB 性能 數(shù)據(jù)采集模塊
上傳時(shí)間： 2013-05-26
上傳用戶：alia
在信息化發(fā)展的當(dāng)前，音視頻等多媒體作為信息的載體，在社會(huì)生活的各個(gè)領(lǐng)域，起著越來(lái)越重要的作用。數(shù)字視頻的海量性成為阻礙其應(yīng)用的的瓶頸之一。在這種情況下，H．264作為新一代的視頻壓縮標(biāo)準(zhǔn)，以其高性能的壓縮效率，成為備受關(guān)注的焦點(diǎn)和研究問(wèn)題。H．264通過(guò)運(yùn)動(dòng)估計(jì)/運(yùn)動(dòng)補(bǔ)償（MP/MC）消除視頻時(shí)間冗余，對(duì)差值圖像進(jìn)行離散余弦變換（DCT）消除空間冗余，對(duì)量化后的系數(shù)進(jìn)行可變長(zhǎng)編碼（VLC）消除統(tǒng)計(jì)冗余，獲得了極高的壓縮效率。隨著嵌入式處理器性能的逐漸提升和3G網(wǎng)絡(luò)即將商用的推動(dòng)，H．264以其優(yōu)秀的壓縮性能，無(wú)論是無(wú)線信道傳輸方面，還是存儲(chǔ)容量有限的嵌入式設(shè)備都具有廣闊的應(yīng)用前景。 但H．264在提升壓縮性能的同時(shí)付出的代價(jià)是算法復(fù)雜度的成倍增加，實(shí)際應(yīng)用中人們對(duì)視頻解碼的實(shí)時(shí)性要求嚴(yán)格，已出現(xiàn)的對(duì)應(yīng)算法代碼多基于PC通用處理器實(shí)現(xiàn)，而嵌入式設(shè)備的主頻和處理能力仍然相對(duì)有限，存儲(chǔ)容量相對(duì)較小，總線速率相對(duì)偏低，因此必須對(duì)標(biāo)準(zhǔn)對(duì)應(yīng)算法進(jìn)行優(yōu)化移植，才能滿足實(shí)際應(yīng)用的需求。 本文在對(duì)H．264標(biāo)準(zhǔn)及其新特性進(jìn)行詳細(xì)介紹后，重點(diǎn)研究了在解碼端如何針對(duì)解碼耗時(shí)較多的模塊進(jìn)行改進(jìn)，然后將算法移植到ARM平臺(tái)，并針對(duì)平臺(tái)特點(diǎn)作出相應(yīng)優(yōu)化，最后完成解碼圖象顯示，并給出了測(cè)試結(jié)果。本文主要完成的工作如下： 詳細(xì)分析了H．264的參考軟件JM中解碼流程，并利用測(cè)試工具分析了各模塊耗時(shí)，針對(duì)耗時(shí)較多的模塊如插值運(yùn)算及去塊濾波模塊，提出了對(duì)應(yīng)的改進(jìn)算法并在H．264的參考軟件JM86上進(jìn)行了實(shí)現(xiàn)，PC測(cè)試實(shí)驗(yàn)證明了算法改進(jìn)的優(yōu)越性和運(yùn)算優(yōu)化的可行性。最后針對(duì)ARM平臺(tái)，在對(duì)程序結(jié)構(gòu)和對(duì)應(yīng)代碼進(jìn)行優(yōu)化之后，將其移植到WINCE系統(tǒng)之下，同時(shí)給出了WINCE平臺(tái)解碼后圖象加速顯示方法，并對(duì)最終測(cè)試結(jié)果與性能做出了評(píng)價(jià)。
標(biāo)簽： 264 ARM 解碼 算法優(yōu)化
上傳時(shí)間： 2013-06-04
上傳用戶：shijiang
雙足機(jī)器人是一個(gè)多自由度、多變量、非線性的復(fù)雜動(dòng)力學(xué)系統(tǒng)。其控制平臺(tái)的研究往往涉及嵌入式技術(shù)、傳感器技術(shù)、步態(tài)規(guī)劃、路徑導(dǎo)航、人工智能、自動(dòng)化控制等多種理論與技術(shù)，體現(xiàn)了信息科學(xué)和人工智能技術(shù)的最新成果，應(yīng)用領(lǐng)域廣大，具有重要的研究?jī)r(jià)值。其中，雙足機(jī)器人導(dǎo)航控制系統(tǒng)是雙足機(jī)器人控制平臺(tái)研究中的重點(diǎn)和難點(diǎn)，將在自動(dòng)駕駛、未知區(qū)域的探索、危險(xiǎn)環(huán)境作業(yè)、核電站的維護(hù)等領(lǐng)域中發(fā)揮極大的作用。 本文以雙足機(jī)器人導(dǎo)航控制系統(tǒng)的設(shè)計(jì)為研究背景，結(jié)合嵌入式系統(tǒng)開(kāi)發(fā)的關(guān)鍵技術(shù)，主要論述了兩個(gè)核心內(nèi)容：一是雙足機(jī)器人導(dǎo)航?jīng)Q策系統(tǒng)的設(shè)計(jì)。該系統(tǒng)是基于一種新式的ARM&DSP主從控制模式下的設(shè)計(jì)。該設(shè)計(jì)借助內(nèi)外傳感器系統(tǒng)的反饋，通過(guò)對(duì)多傳感器信息的融合與處理，在導(dǎo)航?jīng)Q策算法的作用下，實(shí)現(xiàn)雙足機(jī)器人在未知環(huán)境下平滑的自主導(dǎo)航。二是為增強(qiáng)雙足機(jī)器人導(dǎo)航的人機(jī)交互性和控制系統(tǒng)對(duì)突發(fā)事件的處理能力，在基于MiniGUI的系統(tǒng)平臺(tái)上設(shè)計(jì)了雙足機(jī)器人的導(dǎo)航控制系統(tǒng)界面。論文的主要內(nèi)容包括： 首先，設(shè)計(jì)了雙足機(jī)器人的本體模型，并對(duì)雙足機(jī)器人的步態(tài)規(guī)劃做了理論研究，為步態(tài)控制獲得理論上的支持。 然后，就雙足機(jī)器人導(dǎo)航控制平臺(tái)的搭建做了詳細(xì)的介紹，并著重對(duì)主從控制器間通訊的CAN接口做了詳細(xì)的設(shè)計(jì)。 接著，從兩個(gè)層面設(shè)計(jì)了導(dǎo)航?jīng)Q策系統(tǒng)，一是根據(jù)內(nèi)部傳感器得到的關(guān)節(jié)信息，比對(duì)決策層中的步態(tài)規(guī)劃算法，對(duì)關(guān)節(jié)的運(yùn)動(dòng)進(jìn)行實(shí)時(shí)的補(bǔ)償和調(diào)整，實(shí)現(xiàn)各關(guān)節(jié)動(dòng)作的協(xié)調(diào)，得到標(biāo)準(zhǔn)的步態(tài)，保證每一步的穩(wěn)定和準(zhǔn)確。二是對(duì)外部傳感器獲得的外界環(huán)境信息進(jìn)行處理，構(gòu)建出供決策層使用的外部環(huán)境模型，之后在基于模糊神經(jīng)網(wǎng)絡(luò)的導(dǎo)航算法的指引下，實(shí)現(xiàn)雙足機(jī)器人對(duì)外界環(huán)境做出合理、平滑的響應(yīng)。 最后，介紹了導(dǎo)航控制界面的設(shè)計(jì)與實(shí)現(xiàn)。重點(diǎn)介紹了MiniGUI開(kāi)發(fā)平臺(tái)的搭建、基于MiniGUI的界面程序的設(shè)計(jì)以及程序在開(kāi)發(fā)板上的移植，實(shí)現(xiàn)了控制界面在雙足機(jī)器人導(dǎo)航上的應(yīng)用。
標(biāo)簽： ARMDSP 雙足機(jī)器人 導(dǎo)航控制系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶：527098476
隨著世界能源危機(jī)的到來(lái)，太陽(yáng)能光伏發(fā)電在能源結(jié)構(gòu)中正在發(fā)揮著越來(lái)越大的作用。而太陽(yáng)能光伏發(fā)電系統(tǒng)的核心部件并網(wǎng)逆變器的性能還需要進(jìn)一步提高。為了迎合市場(chǎng)上對(duì)高品質(zhì)、高性能、智能化并網(wǎng)逆變器的需求，我們將ARM+DSP架構(gòu)作為并網(wǎng)逆變器的控制系統(tǒng)。本系統(tǒng)集成了ARM和DSP的各自的強(qiáng)大功能，使并網(wǎng)逆變器的性能和智能化水平得到了顯著提高。本論文是基于山東大學(xué)魯能實(shí)習(xí)基地“光伏并網(wǎng)逆變器項(xiàng)目”，目前已經(jīng)試制出樣機(jī)。本人主要負(fù)責(zé)并網(wǎng)逆變器控制系統(tǒng)的軟硬件設(shè)計(jì)工作。本文主要研究?jī)?nèi)容有： 1.本并網(wǎng)逆變器采用了內(nèi)高頻環(huán)逆變技術(shù)。文中詳細(xì)分析了這種逆變器的優(yōu)缺點(diǎn)，進(jìn)行了充分的系統(tǒng)分析和論證。 2.采用MATLAB/Simulink軟件對(duì)并網(wǎng)逆變器的控制算法進(jìn)行仿真，包括前級(jí)DC-DC變換的控制算法以及后級(jí)DC-AC逆變的控制算法。通過(guò)仿真驗(yàn)證了所設(shè)計(jì)算法的可行性，對(duì)DSP程序開(kāi)發(fā)提供了很好的指導(dǎo)意義。 3.本文將ARM+DSP架構(gòu)作為逆變器的控制系統(tǒng)，并設(shè)計(jì)了相應(yīng)的硬件控制系統(tǒng)。DSP控制板硬件系統(tǒng)包括AD數(shù)據(jù)采集、硬件電流保護(hù)、電源、eCAN總線，SPI總線等硬件電路。ARM板硬件系統(tǒng)包括SPI總線、RS232總線、RS480總線、以太網(wǎng)總線、LCD顯示、實(shí)時(shí)時(shí)鐘、鍵盤等硬件電路。 4.本文設(shè)計(jì)和實(shí)現(xiàn)了兩種最大功率點(diǎn)跟蹤控制算法：功率擾動(dòng)觀察法或增量電導(dǎo)法；孤島檢測(cè)方法采用被動(dòng)式和主動(dòng)式兩種檢測(cè)方式，被動(dòng)式所采用的方法是將過(guò)/欠電壓和電壓相位突變檢測(cè)相結(jié)合的方式，主動(dòng)式采用正反饋頻率偏移法；為了實(shí)現(xiàn)并網(wǎng)逆變器的輸出電流與電網(wǎng)電壓同頻同相，使用了軟件鎖相環(huán)控制技術(shù)。本文分別給出了以上各種算法的控制程序流程圖。 5.本文也給出了AD數(shù)據(jù)采集、eCAN總線、RS232、RS485、以太網(wǎng)、PWM輸出等程序流程圖，以及DSP和ARM之間的SPI總線通信程序流程圖。并且分別給出了ARM管理機(jī)控制系統(tǒng)主程序流程圖和DSP控制機(jī)控制系統(tǒng)主程序流程圖。 6.最后對(duì)并網(wǎng)逆變器樣機(jī)進(jìn)行實(shí)驗(yàn)結(jié)果分析。結(jié)果顯示：該樣機(jī)基本上實(shí)現(xiàn)了本文提出的設(shè)計(jì)方案所應(yīng)完成的各項(xiàng)功能，樣機(jī)的性能比較理想。
標(biāo)簽： ARMDSP 架構(gòu) 太陽(yáng)能光伏 并網(wǎng)逆變器
上傳時(shí)間： 2013-07-10
上傳用戶：sz_hjbf
隨著現(xiàn)代工業(yè)的發(fā)展，人機(jī)接口在工業(yè)生產(chǎn)以及社會(huì)生活中發(fā)揮著越來(lái)越重要的作用，同時(shí)，人機(jī)接口的各項(xiàng)技術(shù)問(wèn)題也日益凸現(xiàn)出來(lái)，越來(lái)越受到世界各國(guó)的關(guān)注。 本課題就基于便攜式儀表人機(jī)接口的設(shè)計(jì)開(kāi)展研究。設(shè)計(jì)的關(guān)鍵步驟包括：人機(jī)接口的軟硬件設(shè)計(jì)、實(shí)驗(yàn)系統(tǒng)的搭建以及在一條天然氣管道上進(jìn)行管道檢測(cè)實(shí)驗(yàn)，驗(yàn)證人機(jī)接口的實(shí)用性。 論文中介紹了人機(jī)接口技術(shù)的發(fā)展過(guò)程與現(xiàn)狀、人機(jī)接口系統(tǒng)的軟硬件詳細(xì)設(shè)計(jì)。人機(jī)接口硬件包括：ARM處理器控制核心、通信接口電路、LCD顯示接口電路、USB接口儲(chǔ)存電路；軟件包括人機(jī)接口的底層軟件與應(yīng)用軟件。在實(shí)驗(yàn)過(guò)程中，首先獲取一段有裂紋的天然氣管道，接著使用自行設(shè)計(jì)的采樣模塊檢測(cè)磁場(chǎng)信號(hào)，通過(guò)串口將數(shù)據(jù)發(fā)送到人機(jī)接口平臺(tái)，人機(jī)接口平臺(tái)使用嵌入式Linux作為操作系統(tǒng)，使用Qt程序在LCD上顯示實(shí)時(shí)曲線。而后人機(jī)接口將數(shù)據(jù)存儲(chǔ)在閃盤中，同時(shí)使用一系列算法程序?qū)?shù)據(jù)進(jìn)行處理，最后利用檢測(cè)到的漏磁場(chǎng)法向分量HP（Y）的具有顯著特征的最大梯度值的位置來(lái)判斷裂紋的位置，再與實(shí)際的裂紋位置對(duì)比，得出可行性結(jié)論。經(jīng)過(guò)大量的實(shí)驗(yàn)，該系統(tǒng)可以很好的實(shí)現(xiàn)檢測(cè)目的，驗(yàn)證了人機(jī)接口的實(shí)用性。
標(biāo)簽： ARM 處理器 便攜式儀表 人機(jī)接口
上傳時(shí)間： 2013-06-28
上傳用戶：www240697738
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
