六月婷婷一区,伊人久久亚洲热,蜜臀av免费一区二区三区

便攜設備

工程師應該掌握的20個模擬電路.rar

看名便知，必備的基礎，或許有你不熟悉的?。?/p>
標簽： 工程師模擬電路

上傳時間： 2013-06-28

上傳用戶：lanhuaying
基于FPGA的任意波形發(fā)生器的研究與設計.rar

隨著科學技術的飛速發(fā)展，電子測量技術被廣泛應用在電子、機械、醫(yī)療、測控及航天等各個領域，而電子測量技術要用到各種形式的高質(zhì)量信號源，因此任意波形發(fā)生器的研制就具有非常重要的現(xiàn)實意義。本文便是基于DDS(DirectDigitalSynthesis)技術進行任意波形發(fā)生器研制的。要求可以產(chǎn)生正弦波、方波、三角波與鋸齒波等常規(guī)波形，而且能夠產(chǎn)生任意波形，從而滿足研究的需要。具體工作如下： (一)介紹國內(nèi)外關于任意波形發(fā)生器研究的發(fā)展情況，闡述頻率合成技術的各種方式與技術對比情況，并選定直接數(shù)字頻率合成技術進行研制。 (二)介紹系統(tǒng)的硬件設計構(gòu)成與功能實現(xiàn)，并對系統(tǒng)部件進行逐一細述。選用單片機作為控制模塊，使用FPGA實現(xiàn)DDS功能作為技術核心，并對外圍電路的設計與接口技術進行分析。 (三)講述DDS的工作原理、工作特點與技術指標，并基于FPGA芯片EP1C3T144C8進行設計，通過使用相位累加器與波形ROM等模塊，實現(xiàn)DDS功能。同時輔以使能模塊與行列式鍵盤，實現(xiàn)各種波形的靈活輸出。 (四)給出系統(tǒng)產(chǎn)生的測試數(shù)據(jù)，并對影響頻譜純度的雜散與噪聲產(chǎn)生的原因進行分析。

標簽： FPGA 任意波形發(fā)生器

上傳時間： 2013-04-24

上傳用戶：diets
基于FPGA的噪聲調(diào)頻雷達信號處理系統(tǒng)的設計與實現(xiàn).rar

雷達截獲接收機、反輻射導彈等電子設備的使用對軍用雷達的生存構(gòu)成了嚴重威脅。因此，雷達必須避免被敵方電子設備截獲和干擾。這種形式下噪聲雷達應運而生，其中一種很成熟的便是噪聲調(diào)頻雷達。上世紀八十年代，我們課題組成功研制了噪聲調(diào)頻雷達原理樣機。雖然該雷達具有十分優(yōu)異的LPI性能，但是限于當時的電子技術水平，該雷達采用模擬器件實現(xiàn)，使得雷達的體積較大、工作穩(wěn)定性受外界環(huán)境影響大，在小型化、高精度的應用領域受到諸多限制。FPGA是上世紀八十年代發(fā)展起來的數(shù)字技術，具有體積小、精度高、穩(wěn)定性好和速度快等特點。本文在噪聲雷達課題組研究的基礎上，設計實現(xiàn)噪聲調(diào)頻雷達信號處理系統(tǒng)。內(nèi)容安排如下：第一章介紹噪聲雷達的研究背景和發(fā)展前景；第二章介紹噪聲調(diào)頻雷達的原理，證明混頻器輸出信號各態(tài)歷經(jīng)性；第三章介紹FPGA開發(fā)軟硬件環(huán)境；第四章詳細闡述基于FPGA技術的噪聲調(diào)頻雷達信號處理系統(tǒng)設計和系統(tǒng)中關鍵模塊的設計實現(xiàn)；第五章對設計的FPGA信號處理系統(tǒng)進行仿真和驗證。最后，第六章對全文進行總結(jié)，指出了設計中的不足和須改進的地方。

標簽： FPGA 噪聲調(diào)頻雷達信號

上傳時間： 2013-05-21

上傳用戶：天涯
單片機資料寶典.rar

最全單片機入門資料，入門必備讓你入門便讓自己程序規(guī)范化?。?！

標簽： 單片機資料寶典

上傳時間： 2013-05-26

上傳用戶：sc965382896
FPGA芯片關鍵電路設計.rar

現(xiàn)場可編程門陣列(FPGA)器件是能通過對其進行編程實現(xiàn)具有用戶規(guī)定功能的電路，特別適合集成電路的新品開發(fā)和小批量ASIC電路的生產(chǎn)。近幾年來，F(xiàn)PGA的發(fā)展非常迅速，但目前國內(nèi)廠商所使用的FPGA芯片主要還是從國外進口，這種狀況除了給生產(chǎn)廠家?guī)砗艽蟮某杀緣毫σ酝猓瑫r也影響到國家信息產(chǎn)業(yè)的保密和安全問題，因此在國內(nèi)自主研發(fā)FPGA便成為一種必然的趨勢。基于上述現(xiàn)實狀況及國內(nèi)市場的巨大需求，中國電子科技集團公司第58研究所近年來對FPGA進行了專項研究，本論文正是作為58所專項的一部分研究工作的總結(jié)。本文深入研究了FPGA的相關設計技術，并進行了實際的FPGA器件設計，研究工作的重點是在華潤上華(CSMC)0.5μm標準CMOS工藝基礎上進行具有6000有效門的FPGA的電路設計與仿真。論文首先闡述了可編程邏輯器件的基本結(jié)構(gòu)，就可編程邏輯器件的發(fā)展過程及其器件分類，對可編程只讀存儲器、現(xiàn)場可編程邏輯陣列、可編程陣列邏輯、通用邏輯陣列和復雜PLD等的基本結(jié)構(gòu)特點進行了討論。接著討論了FPGA的基本結(jié)構(gòu)與分類及它的編程技術，另外還闡述了FPGA的集成度和速率等相關問題。并根據(jù)實際指標要求確定本文研究目標FPGA的基本結(jié)構(gòu)和它的編程技術，在華潤上華0.5μm標準CMOS工藝的基礎上，進行一款FPGA芯片的設計研究工作。進行了可編程邏輯單元的基本結(jié)構(gòu)的設計，并用CMOS邏輯和NMOS傳輸管邏輯實現(xiàn)了函數(shù)發(fā)生器、快速進位鏈和觸發(fā)器的電路設計，并對其進行了仿真，達到了預期的目標。

標簽： FPGA 芯片電路設計

上傳時間： 2013-08-01

上傳用戶：baitouyu
基于H.264編解碼的算法優(yōu)化研究及FPGA的硬件實現(xiàn).rar

H.264/AVC是由ITU和ISO兩大組織聯(lián)合組成的JVT共同制定的一項新的視頻壓縮技術標準，在較低帶寬上提供高質(zhì)量的圖像傳輸是H.264/AVC的應用亮點。在同樣的視覺質(zhì)量前提下，H.264/AVC比H.263和MPEG-4節(jié)約了50％的碼率。但H.264獲得優(yōu)越性能的代價是計算復雜度的增加，據(jù)估計其編碼的計算復雜度大約為H.263的3倍，因此很難應用于實時視頻處理領域。針對這一現(xiàn)狀，業(yè)內(nèi)做了大量的研究工作，力圖降低其計算復雜度和提高運行效率。比如在運動估計方面，國內(nèi)外在這方面的研究已經(jīng)很成熟。而針對幀內(nèi)/幀間預測編碼的研究卻較少。因此研究預測模式的快速算法具有理論意義和應用價值。本文在詳細研究H.264標準視頻壓縮編碼特點基礎上，分析了H.264幀內(nèi)編碼, 幀間編碼及變換，量化技術的原理及特點，提出了一種基于局部邊緣方向信息的快速幀內(nèi)模式判決算法，通過結(jié)合SAD的模式選擇方法來減少模式選擇數(shù)目。它采用了Sobel梯度算子計算當前塊的邊緣信息，累加當前塊中屬于同一方向像素點的邊緣矢量構(gòu)造不同模式下的邊緣方向直方圖，以便確定最可能的預測模式。該算法有效降低了編碼器的運算復雜度，在并未顯著降低編碼性能的情況下提升了編碼器效率。仿真表明：Foreman 圖像序列編碼性能有了提高，其中PSNR平均降低了0.06dB，Bitrate平均降低了19.4％，這大大提高了視頻傳輸?shù)馁|(zhì)量。另外在幀間預測模式選擇算法方面進行了改進研究：按順序?qū)Σ煌愋瓦M行判決，有選擇地去比較可能模式，使得在有效減少需判決的模式數(shù)量的同時，結(jié)合小塊模式搜索中途停止準則來確定最優(yōu)模式。仿真表明：改進算法相對與原來算法能夠節(jié)省很多的編碼時間（平均下降了49.3％），但帶來的圖像質(zhì)星的下降（平均下降0.08dB,可以忽略）和碼率較少的增加。同時在整數(shù)DCT變換模塊中，提出了一種快速蝶形算法，使得對4×4點數(shù)據(jù)做一次變換，只需通過8×8次加法和2×8次移位運算便可完成，與原來12×8次加法和4×8次移位相比，新算法大大降低了運算復雜度。最后介紹FPGA的特點及設計流程，并實現(xiàn)了H.264編解碼器中變換編碼及量化和熵解碼模塊的硬件。這種基于FPGA所實現(xiàn)的H.264編碼視頻處理模塊設計具備了成本低，周期短，設計方法靈活等優(yōu)點，具有廣闊的市場應用前景。仿真表明，通過使用本文提出的幀內(nèi)/幀間速算法方法可使得H.264編碼速度獲得顯著的提高，使H.264 Baseline編碼器能在PC平臺上實現(xiàn)實時編碼。

標簽： FPGA 264 編解碼

上傳時間： 2013-07-18

上傳用戶：zukfu
功率輸出與電源供給電路_0.zip

本書是《最新電子電路大全》叢書的第4卷。內(nèi)容包括功率輸出與電源．供給的基本知識、功率輸出電路、整流與穩(wěn)壓電路、開關型穩(wěn)壓電源、電壓基準與恒流源電路、電池充電電路、直流一直流電壓變換電路、直流一交流逆變電源電路、交流穩(wěn)壓電路等。除第一章作為全書的基礎知識外，其余各章都自成體系，以方便讀者作為工具書隨機查閱。利用這本工具書，讀者只需按圖索驥便可完成設計、開發(fā)過程中許多耗工費時的工作。　　本書可作為從事電子產(chǎn)品研發(fā)、生產(chǎn)、維修人員的工具書，也可作為高等院校相關專業(yè)的師生進行課程設計和電子制作的參考書。

標簽： zip 功率輸出電源電路

上傳時間： 2013-04-24

上傳用戶：ghostparker
基于FPGA的高速IPSec協(xié)議實現(xiàn)技術研究

隨著國際互聯(lián)網(wǎng)絡的迅猛發(fā)展，網(wǎng)絡應用的不斷豐富，Intenret已經(jīng)從最初以學術交流為目的而演變?yōu)樯虡I(yè)行為，網(wǎng)絡安全性需求日益增加，高速網(wǎng)絡安全保密成為關注的焦點，在安全得到保障的情況下，為了滿足網(wǎng)速無限制的追求，高速網(wǎng)絡硬件加密設備也必將成為需求熱點。另一方面，IPSec協(xié)議被廣泛的應用于防火墻和安全網(wǎng)關中，但對IPSec協(xié)議的處理會大大增加網(wǎng)關的負載，成為千兆網(wǎng)實現(xiàn)的瓶頸。本文便是針對上述現(xiàn)狀，研究基于高性能FPGA實現(xiàn)千兆IPSec協(xié)議的設計技術。目前，國外IPSec協(xié)議實現(xiàn)已經(jīng)芯片化，達到幾千兆的速率，但是國內(nèi)產(chǎn)品多以軟件實現(xiàn)，速度難以提高。本文采用的基于FPGA的IPSec技術方案，采用硬件實現(xiàn)隧道模式下的IPSec協(xié)議，為IP分組及其上層協(xié)議數(shù)據(jù)提供機密性、數(shù)據(jù)完整性驗證以及數(shù)據(jù)源驗證等安全服務。在以VPN為實施方案的基礎上，構(gòu)建了以KDIPSec為設備原型以IPSec協(xié)議為出發(fā)點的千兆網(wǎng)絡系統(tǒng)環(huán)境模型，從硬件體系結(jié)構(gòu)到各個模塊的劃分以及各個模塊實現(xiàn)的功能這幾個方面描述了KDIPSec實現(xiàn)技術，最后描述了一些關鍵模塊的FPGA設計和和仿真。所有處理模塊均在Xilinx公司的FPGA芯片中實現(xiàn)，處理速率超過1Gb/s。

標簽： IPSec FPGA 協(xié)議實現(xiàn)技術

上傳時間： 2013-07-03

上傳用戶：wfl_yy
利用FPGA設計和實現(xiàn)點對點EoS的成幀

通信領域的主導技術有兩種：用于內(nèi)部商業(yè)通信的局域網(wǎng)(LAN)中的以太網(wǎng)(Ethernet)和廣域網(wǎng)(WAN)中的SDH(SynchronousDigitalHierarchy)。因為在SDH網(wǎng)絡上不直接支持以太網(wǎng)，當企業(yè)(客戶)間需要彼此通信或企業(yè)(客戶)內(nèi)需要將其總部與分部連至同一LAN網(wǎng)時互連問題便應運而生。該研究課題的目的是研究在EoS(EthernetoverSDH)實現(xiàn)過程中存在的技術難題和協(xié)議實現(xiàn)的復雜性，提出一種簡單、快速、高效的協(xié)議實現(xiàn)方法。主要關注的是EoS系統(tǒng)中與協(xié)議幀映射相關的關鍵技術，例如：自定義幀結(jié)構(gòu)、幀定位、全數(shù)字鎖相技術、流量控制技術等，最終完成EoS中這些關鍵技術模塊的設計。該課題簡單分析EoS系統(tǒng)相關協(xié)議幀結(jié)構(gòu)及EoS系統(tǒng)的原理，闡述了FPGA技術的實現(xiàn)方法，重點在于利用業(yè)界最先進的EDA工具實現(xiàn)EoS系統(tǒng)中幀映射技術。系統(tǒng)中采用一種簡化了的點對點實現(xiàn)方案，對以太網(wǎng)的數(shù)據(jù)幀直接進行HDLC幀格式封裝，采用多通道的E1信道承載完整的HIDLC幀方式將HDLC幀映射到E1信道中，然后采用單通道承載多個完整的E1幀方式將E1映射到SDH信道中，從而把以太網(wǎng)幀有效地映射到SDH的負荷中，實現(xiàn)“透明的局域網(wǎng)服務”。這對在現(xiàn)有的SDH傳輸設備上承載以太網(wǎng)，開發(fā)實現(xiàn)以太網(wǎng)的廣域連接設備，將會具有重要的意義。

標簽： FPGA EoS 點對點幀

上傳時間： 2013-04-24

上傳用戶：bugtamor
基于ARMLinux的電力諧波檢測算法實現(xiàn)

諧波帶來的影響已經(jīng)嚴重危及到電力系統(tǒng)的安全、經(jīng)濟、穩(wěn)定運行。解決諧波污染的關鍵在于精確實時地確定諧波的成分、幅值和相位等因素。而今普通工業(yè)控制計算機已越來越不能滿足系統(tǒng)運行的高效性、高實時性、高穩(wěn)定運行性和高可靠性等要求，給諧波的測量帶來誤差，因而開發(fā)新一代基于ARM平臺和嵌入式Linux系統(tǒng)的電力諧波檢測裝置來滿足這些要求顯得很重要。同時，友好的圖形界面也已經(jīng)成為人們普遍關注的一個熱點問題。電力諧波檢測裝置的圖形用戶系統(tǒng)更是存在著進程獨立、網(wǎng)絡通信能力、跨平臺等特殊需求。在眾多的圖形用戶界面軟件中，因QT/Embedded具有跨平臺、面向?qū)ο?、能設計精美的人機界面等優(yōu)點，系統(tǒng)便選取QT/Embedded作為支撐平臺，并解決了QT/Embedded跨平臺移植和中文化等問題。因頻譜泄露和柵欄效應以及系統(tǒng)基本頻率的波動，普通的FFT算法不能準確測量諧波和間諧波成份。為了提高測量精度，本文先用頻域插值法確定系統(tǒng)的基本頻率，以及插值多項式方法重構(gòu)時域采樣信號，接下來用FFT計算整數(shù)次諧波成份，以及頻域插值方法計算間諧波成份。系統(tǒng)選用長沙科瑞捷機電有限公司提供的基于ARM處理器的SAM7430模塊，在此基礎上開發(fā)諧波檢測軟件，包括數(shù)據(jù)采集、FFT分析以及界面顯示程序。經(jīng)初步調(diào)試系統(tǒng)工作穩(wěn)定可靠，具有一定的實用參考價值。

標簽： ARMLinux 電力諧波檢測算法

上傳時間： 2013-08-02

上傳用戶：lijinchuan