亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

信號解調(diào)系統(tǒng)(tǒng)

  • 數(shù)字信號處理學習指導與習題精解

    數(shù)字信號處理學習指導與習題精解

    標簽: 數(shù)字信號處理

    上傳時間: 2014-12-28

    上傳用戶:225588

  • 收音機工作原理、安裝、焊接圖片詳解

    收音機工作原理、安裝、焊接圖片詳解

    標簽: 收音機 工作原理 焊接

    上傳時間: 2013-11-18

    上傳用戶:jdm439922924

  • Verilog_HDL的基本語法詳解(夏宇聞版)

            Verilog_HDL的基本語法詳解(夏宇聞版):Verilog HDL是一種用于數(shù)字邏輯電路設計的語言。用Verilog HDL描述的電路設計就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言也是一種結構描述的語言。這也就是說,既可以用電路的功能描述也可以用元器件和它們之間的連接來建立所設計電路的Verilog HDL模型。Verilog模型可以是實際電路的不同級別的抽象。這些抽象的級別和它們對應的模型類型共有以下五種:   系統(tǒng)級(system):用高級語言結構實現(xiàn)設計模塊的外部性能的模型。   算法級(algorithm):用高級語言結構實現(xiàn)設計算法的模型。   RTL級(Register Transfer Level):描述數(shù)據(jù)在寄存器之間流動和如何處理這些數(shù)據(jù)的模型。   門級(gate-level):描述邏輯門以及邏輯門之間的連接的模型。   開關級(switch-level):描述器件中三極管和儲存節(jié)點以及它們之間連接的模型。   一個復雜電路系統(tǒng)的完整Verilog HDL模型是由若干個Verilog HDL模塊構成的,每一個模塊又可以由若干個子模塊構成。其中有些模塊需要綜合成具體電路,而有些模塊只是與用戶所設計的模塊交互的現(xiàn)存電路或激勵信號源。利用Verilog HDL語言結構所提供的這種功能就可以構造一個模塊間的清晰層次結構來描述極其復雜的大型設計,并對所作設計的邏輯電路進行嚴格的驗證。   Verilog HDL行為描述語言作為一種結構化和過程性的語言,其語法結構非常適合于算法級和RTL級的模型設計。這種行為描述語言具有以下功能:   · 可描述順序執(zhí)行或并行執(zhí)行的程序結構。   · 用延遲表達式或事件表達式來明確地控制過程的啟動時間。   · 通過命名的事件來觸發(fā)其它過程里的激活行為或停止行為。   · 提供了條件、if-else、case、循環(huán)程序結構。   · 提供了可帶參數(shù)且非零延續(xù)時間的任務(task)程序結構。   · 提供了可定義新的操作符的函數(shù)結構(function)。   · 提供了用于建立表達式的算術運算符、邏輯運算符、位運算符。   · Verilog HDL語言作為一種結構化的語言也非常適合于門級和開關級的模型設計。因其結構化的特點又使它具有以下功能:   - 提供了完整的一套組合型原語(primitive);   - 提供了雙向通路和電阻器件的原語;   - 可建立MOS器件的電荷分享和電荷衰減動態(tài)模型。   Verilog HDL的構造性語句可以精確地建立信號的模型。這是因為在Verilog HDL中,提供了延遲和輸出強度的原語來建立精確程度很高的信號模型。信號值可以有不同的的強度,可以通過設定寬范圍的模糊值來降低不確定條件的影響。   Verilog HDL作為一種高級的硬件描述編程語言,有著類似C語言的風格。其中有許多語句如:if語句、case語句等和C語言中的對應語句十分相似。如果讀者已經(jīng)掌握C語言編程的基礎,那么學習Verilog HDL并不困難,我們只要對Verilog HDL某些語句的特殊方面著重理解,并加強上機練習就能很好地掌握它,利用它的強大功能來設計復雜的數(shù)字邏輯電路。下面我們將對Verilog HDL中的基本語法逐一加以介紹。

    標簽: Verilog_HDL

    上傳時間: 2013-11-23

    上傳用戶:青春給了作業(yè)95

  • ISE新建工程及使用IP核步驟詳解

    ISE新建工程及使用IP核步驟詳解

    標簽: ISE IP核 工程

    上傳時間: 2013-11-18

    上傳用戶:peterli123456

  • ISE13設計流程詳解

    ISE13[1].1_設計流程詳解

    標簽: ISE 13 設計流程

    上傳時間: 2013-10-14

    上傳用戶:hebmuljb

  • 在FPGA中基于信元的FIFO設計方法實戰(zhàn)方法

      設計工程師通常在FPGA上實現(xiàn)FIFO(先進先出寄存器)的時候,都會使用由芯片提供商所提供的FIFO。但是,由于其通用性使得其針對性變差,某些情況下會變得不方便或者將增加硬件成本。此時,需要進行自行FIFO設計。本文提供了一種基于信元的FIFO設計方法以供設計者在適當?shù)臅r候選用。這種方法也適合于不定長包的處理。

    標簽: FPGA FIFO 信元 設計方法

    上傳時間: 2014-01-13

    上傳用戶:mengmeng444425

  • 基于Android平臺的自發(fā)短信系統(tǒng)設計與實現(xiàn)

    基于Android手機操作系統(tǒng)開發(fā)了一款自發(fā)短信系統(tǒng)。利用SQLite數(shù)據(jù)庫存儲技術、Service啟動服務技術及Runnable接口,設計并實現(xiàn)了好友管理、短信管理、后臺檢測發(fā)送短信等功能,并給出了運行效果圖。該系統(tǒng)的實現(xiàn)為指定時間發(fā)送定制短信提供了很大的方便性。

    標簽: Android 短信 系統(tǒng)設計

    上傳時間: 2013-11-29

    上傳用戶:lunshaomo

  • 基于CGI的無線路由中短信功能設計

    移動通信中的短消息是人們無線溝通的重要方式,更以其方便、可靠性得到廣泛應用。針對嵌入式無線路由的迅速普及,為實現(xiàn)良好人機交互,提出將短消息功能植入可使用上網(wǎng)卡的無線路由的動態(tài)Web中。用C語言進行CGI程序設計,采用PDU短信模式,實現(xiàn)無線路由設備中短信的收發(fā)。實驗結果也證實了此方案的正確性、實用性和可擴展性。

    標簽: CGI 無線路由 短信

    上傳時間: 2014-01-20

    上傳用戶:zhyiroy

  • 通信原理(英文版)[樊昌信]B

    樊昌信版英文課件,精品哦?。。。。。。。。。。。?!

    標簽: 通信原理 英文

    上傳時間: 2013-11-04

    上傳用戶:如果你也聽說

  • 通信原理(英文版)[樊昌信]A

    樊昌信版教材英文課件,精品哦~~~~~~~~~~~~

    標簽: 通信原理 英文

    上傳時間: 2013-10-15

    上傳用戶:木子葉1

主站蜘蛛池模板: 林西县| 确山县| 专栏| 竹溪县| 尉氏县| 娄底市| 文昌市| 凯里市| 仁怀市| 内江市| 永新县| 民县| 芦溪县| 蕉岭县| 沧州市| 长顺县| 大庆市| 四会市| 容城县| 新巴尔虎左旗| 耒阳市| 海晏县| 金塔县| 万州区| 敦煌市| 阿拉善右旗| 新沂市| 宾川县| 华池县| 布拖县| 湟源县| 资兴市| 黑河市| 武乡县| 尉氏县| 台南县| 张家口市| 宝丰县| 无棣县| 荣昌县| 洮南市|