LTC2400是凌特公司生產(chǎn)的一種微功耗、高精度24位A/D轉(zhuǎn)換器,該芯片內(nèi)部集成有振蕩器,工作電壓 2.7-5.5V,積分線性誤差為4ppm,RMS噪聲為0.3ppm,供電電流僅為200A,
標簽: 2400 LTC 24位 AD轉(zhuǎn)換器
上傳時間: 2013-07-07
上傳用戶:dgann
研制發(fā)射微小衛(wèi)星,是我國利用空間技術(shù)服務經(jīng)濟建設(shè)、造福人類的重要途徑。現(xiàn)代微小衛(wèi)星在短短20年里能取得長足的發(fā)展,主要取決于微小衛(wèi)星自身的一系列特點:重量輕,體積小,成本低,性能高,安全可靠,發(fā)射方便、快捷靈活等。在衛(wèi)星通信系統(tǒng)中,由于傳輸信道的多徑和各種噪聲的影響,信號在接收端會引起差錯,通過信道編碼環(huán)節(jié),可對這些不可避免的差錯進行檢測和糾正。 在微小衛(wèi)星通信鏈路中,信道編碼器的任務是差錯控制。本文采用符合空間數(shù)據(jù)系統(tǒng)咨詢委員會CCSDS標準的鏈接碼進行信道編碼,即內(nèi)碼為(2,1,6)的卷積碼,外碼為(255,223)的RS碼,中間進行交織操作。其中,里德-索羅蒙碼(簡稱RS碼)是一種重要的非二進制BCH碼,是分組碼中糾錯能力最強的糾錯碼,一次可以糾正多個突發(fā)錯誤,廣泛地用于空間通信中。 本文針對南京航空航天大學自行研制的微小衛(wèi)星通信分系統(tǒng)的技術(shù)要求,在用SystemView和C語言仿真的基礎(chǔ)上,用硬件描述語言Verilog設(shè)計了RS(255,223)編碼器和譯碼器,使用Modelsim軟件進行了功能仿真,并通過Xilinx公司的軟件ISE對設(shè)計進行綜合、布局布線,最后生成可下載的比特流文件下載到Xilinx公司的型號為XC3S2000的FPGA芯片中,完成了電路的設(shè)計并實現(xiàn)了編碼譯碼的功能,表明本文設(shè)計的信道編解碼器的正確性和實用性,滿足了微小衛(wèi)星通信分系統(tǒng)的技術(shù)要求。
標簽: FPGA RS碼 編譯碼器
上傳時間: 2013-08-01
上傳用戶:lili123
在數(shù)字電視系統(tǒng)中,MPEG-2編碼復用器是系統(tǒng)傳輸?shù)暮诵沫h(huán)節(jié),所有的節(jié)目、數(shù)據(jù)以及各種增值服務都是通過復用打包成傳輸流傳輸出去。目前,只有少數(shù)公司掌握復用器的核心算法技術(shù),能夠采用MPEG-2可變碼率統(tǒng)計復用方法提高帶寬利用率,保證高質(zhì)量圖像傳輸。由于目前正處廣播電視全面向數(shù)字化過渡期間,市場潛力巨大,因此對復用器的研究開發(fā)非常重要。本文針對復用器及其接口技術(shù)進行研究并設(shè)計出成形產(chǎn)品。 文中首先對MPEG-2標準及NIOS Ⅱ軟核進行分析。重點研究了復用器中的部分關(guān)鍵技術(shù):PSI信息提取及重構(gòu)算法、PID映射方法、PCR校正及CRC校驗算法,給出了實現(xiàn)方法,并通過了硬件驗證。然后對復用器中主要用到的AsI接口和DS3接口進行了分析與研究,給出了設(shè)計方法,并通過了硬件驗證。 本文的主要工作如下: ●首先對復用器整體功能進行詳細分析,并劃分軟硬件各自需要完成的功能。給出復用器的整體方案以及ASI接口和DS3接口設(shè)計方案。 ●在FPGA上采用c語言實現(xiàn)了PSI信息提取與重構(gòu)算法。 ●給出了實現(xiàn)快速的PID映射方法,并根據(jù)FPGA特點給出一種新的PID映射方法,減少了邏輯資源的使用,提高了穩(wěn)定性。 ●采用Verilog設(shè)計了SI信息提取與重構(gòu)的硬件平臺,并用c語言實現(xiàn)了SDT表的提取與重構(gòu)算法,在FPGA中成功實現(xiàn)了動態(tài)分配內(nèi)存空間。 ●在FPGA上實現(xiàn)了.ASI接口,主要分析了位同步的實現(xiàn)過程,實現(xiàn)了一種新的快速實現(xiàn)字節(jié)同步的設(shè)計。 ●在FPGA上實現(xiàn)了DS3接口,提出并實現(xiàn)了一種兼容式DS3接口設(shè)計。并對幀同步設(shè)計進行改進。 ●完成部分PCB版圖設(shè)計,并進行調(diào)試監(jiān)測。 本復用器設(shè)計最大特點是將軟件設(shè)計和硬件設(shè)計進行合理劃分,硬件平臺及接口采用Verilog語言實現(xiàn),PSI信息算法主要采用c語言實現(xiàn)。這種軟硬件的劃分使系統(tǒng)設(shè)計更加靈活,且軟件設(shè)計與硬件設(shè)計可同時進行,極大的提高了工作效率。 整個項目設(shè)計采用verilog和c兩種語言完成,采用Altera公司的FPGA芯片EP1C20,在Quartus和NIOS IDE兩種設(shè)計平臺下設(shè)計實現(xiàn)。根據(jù)此方案已經(jīng)開發(fā)出兩臺帶有ASI和DS3接口的數(shù)字電視TS流復用器,經(jīng)測試達到了預期的性能和技術(shù)指標。
標簽: TS流 復用器 接口
上傳時間: 2013-06-10
上傳用戶:01010101
當今電子系統(tǒng)的設(shè)計是以大規(guī)模FPGA為物理載體的系統(tǒng)芯片的設(shè)計,基于FPGA的片上系統(tǒng)可稱為可編程片上系統(tǒng)(SOPC)。SOPC的設(shè)計是以知識產(chǎn)權(quán)核(IPCore)為基礎(chǔ),以硬件描述語言為主要設(shè)計手段,借助以計算機為平臺的EDA工具進行的。 本文在介紹了FPGA與SOPC相關(guān)技術(shù)的基礎(chǔ)上,給出了SOPC技術(shù)開發(fā)調(diào)制解調(diào)器的方案。在分析設(shè)計軟件Matlab/DSP(Digital Signal Processing)。builder以及Quartus Ⅱ開發(fā)軟件進行SOPC(System On a Programmable Chip)設(shè)計流程后,依據(jù)調(diào)制解調(diào)算法提出了一種基于DSP Builder調(diào)制解調(diào)器的SOPC實現(xiàn)方案,模塊化的設(shè)計方法大大縮短了調(diào)制解調(diào)器的開發(fā)周期。 在SOPC技術(shù)開發(fā)調(diào)制解調(diào)器的過程中,用MATLAB/Simulink的圖形方式調(diào)用Altera DSP Builder和其他Simulink庫中的圖形模塊(Block)進行系統(tǒng)建模,在Simulink中仿真通過后,利用DSP Builder將Simulink的模型文件(.mdl)轉(zhuǎn)化成通用的硬件描述語言VHDL文件,從而避免了VHDL語言手動編寫系統(tǒng)的煩瑣過程,將精力集中于算法的優(yōu)化上。 基于DSP Builder的開發(fā)功能,調(diào)制解調(diào)器電路中的低通濾波器可直接調(diào)用FIRIP Core,進一步提高了開發(fā)效率。 在進行編譯、仿真調(diào)試成功后,經(jīng)過QuartusⅡ?qū)⒕幾g生成的編程文件下載到ALTERA公司Cyclone Ⅱ系列的FPGA芯片EP2C5F256C6,完成器件編程,從而給出了一種調(diào)制解調(diào)器的SOPC系統(tǒng)實現(xiàn)方案。
標簽: FPGA 調(diào)制解調(diào)器
上傳時間: 2013-05-28
上傳用戶:koulian
本文分析了 T EXAS 儀器公司新推出的串行10 位數(shù)/ 模轉(zhuǎn)換器(DAC) TL C5615 的功能、特點、工作原理及其與A T89C52 單片機的硬件接口和軟件編程, 提供了一個新穎實用的數(shù)/
標簽: 5615 TLC 串行 中的應用
上傳時間: 2013-05-20
上傳用戶:redmoons
視頻監(jiān)控一直是人們關(guān)注的應用技術(shù)熱點之一,它以其直觀、方便、信息內(nèi)容豐富而被廣泛用于在電視臺、銀行、商場等場合。在視頻圖像監(jiān)控系統(tǒng)中,經(jīng)常需要對多路視頻信號進行實時監(jiān)控,如果每一路視頻信號都占用一個監(jiān)視器屏幕,則會大大增加系統(tǒng)成本。視頻圖像畫面分割器主要功能是完成多路視頻信號合成一路在監(jiān)視器顯示,是視頻監(jiān)控系統(tǒng)的核心部分。 傳統(tǒng)的基于分立數(shù)字邏輯電路甚至DSP芯片設(shè)計的畫面分割器的體積較大且成本較高。為此,本文介紹了一種基于FPGA技術(shù)的視頻圖像畫面分割器的設(shè)計與實現(xiàn)。 本文對視頻圖像畫面分割技術(shù)進行了分析,完成了基于ITU-RBT.656視頻數(shù)據(jù)格式的畫面分割方法設(shè)計;系統(tǒng)采用Xilinx公司的FPGA作為核心控制器,設(shè)計了視頻圖像畫面分割器的硬件電路,該電路在FPGA中,將數(shù)字電路集成在一起,電路結(jié)構(gòu)簡潔,具有較好的穩(wěn)定性和靈活性;在硬件電路平臺基礎(chǔ)上,以四路視頻圖像分割為例,完成了I2C總線接口模塊,異步FIFO模塊,有效視頻圖像數(shù)據(jù)提取模塊,圖像存儲控制模塊和圖像合成模塊的設(shè)計,首先,由攝像頭采集四路模擬視頻信號,經(jīng)視頻解碼芯片轉(zhuǎn)換為數(shù)字視頻圖像信號后送入異步FIFO緩沖。然后,根據(jù)畫面分割需要進行視頻圖像數(shù)據(jù)抽取,并將抽取的視頻圖像數(shù)據(jù)按照一定的規(guī)則存儲到圖像存儲器。最后,按照數(shù)字視頻圖像的數(shù)據(jù)格式,將四路視頻圖像合成一路編碼輸出,實現(xiàn)了四路視頻圖像分割的功能。從而驗證了電路設(shè)計和分割方法的正確性。 本文通過由FPGA實現(xiàn)多路視頻圖像的采集、存儲和合成等邏輯控制功能,I2C總線對兩片視頻解碼器進行動態(tài)配置等方法,實現(xiàn)四路視頻圖像的輪流采集、存儲和圖像的合成,提高了系統(tǒng)集成度,并可根據(jù)系統(tǒng)需要修改設(shè)計和進一步擴展功能,同時提高了系統(tǒng)的靈活性。
標簽: FPGA 視頻圖像 畫面分割器
上傳時間: 2013-04-24
上傳用戶:啦啦啦啦啦啦啦
擴頻通信系統(tǒng)與常規(guī)的通信系統(tǒng)相比,具有很強的抗窄帶干擾,抗多徑干擾,抗人為干擾的能力,并具有信息隱蔽、多址保密通信等優(yōu)點。在近年來得到了迅速的發(fā)展。本論文主要討論和實現(xiàn)了基于FPGA的直接序列擴頻信號的解擴解調(diào)處理。論文對該直擴通信系統(tǒng)和FPGA設(shè)計方法進行了相關(guān)研究,最后用Altera公司的最新的FPGA開發(fā)平臺Quarus Ⅱ5.0實現(xiàn)了相關(guān)設(shè)計。 整個系統(tǒng)分為兩個部分,發(fā)送部分和接收部分。發(fā)送部分主要有串并轉(zhuǎn)換、差分卷積編碼、PN碼擴頻、QPSK調(diào)制、成型濾波等模塊。接收部分主要有前端抗干擾、數(shù)字下變頻、解擴解調(diào)等模塊。 論文首先介紹了擴頻通信系統(tǒng)的特點以及相關(guān)技術(shù)的國內(nèi)外發(fā)展現(xiàn)狀,并介紹了本論文的研究思路和內(nèi)容。 然后,論文分析了幾種常用的窄帶干擾抑制、載波同步及PN碼同步算法,結(jié)合實際需要,設(shè)計了一種零中頻DSSS解調(diào)解擴方案。給出了抗窄帶干擾、PN碼捕獲及跟蹤以及載波同步的算法分析,采用了基于數(shù)字外差調(diào)制的自適應陷波器來進行前端窄帶干擾抑制處理,用基于自適應門限技術(shù)的滑動相關(guān)捕獲和分時復用單相關(guān)器跟蹤來改善PN碼同步的性能,用基于硬判決的COSTAS(科斯塔斯)環(huán)來減少載波提取的算法復雜度,用改進型CORDIC算法實現(xiàn)NCO來方便的進行擴展。 接著,論文給出了系統(tǒng)總體設(shè)計和發(fā)送及接受子系統(tǒng)的各個功能模塊的實現(xiàn)分析以及在Quartus Ⅱ5.0上的實現(xiàn)細節(jié),給出了仿真結(jié)果。 然后論文介紹了整個系統(tǒng)的硬件電路設(shè)計和它在真實系統(tǒng)中連機調(diào)試所得到的測試結(jié)果,結(jié)果表明該系統(tǒng)具有性能穩(wěn)定,靈活性好,生產(chǎn)調(diào)試容易,體積小,便于升級等特點并且達到課題各項指標的要求。 最后是對論文工作的一些總結(jié)和對今后工作的展望。
上傳時間: 2013-07-04
上傳用戶:yd19890720
隨著人們對無線通信需求和質(zhì)量的要求越來越高,無線通信設(shè)備的研發(fā)也變得越來越復雜,系統(tǒng)測試在整個設(shè)備研發(fā)過程中所占的比重也越來越大。為了能夠盡快縮短研發(fā)周期,測試人員需要在實驗室模擬出無線信道的各種傳播特性,以便對所設(shè)計的系統(tǒng)進行調(diào)試與測試。無線信道仿真器是進行無線通信系統(tǒng)硬件調(diào)試與測試不可或缺的儀器之一。 本文設(shè)計的無線信道仿真器是以Clarke信道模型為參考,采用基于Jakes模型的改進算法,使用Altera公司的StratixⅡ EP2S180模擬實現(xiàn)了頻率選擇性衰落信道。信道仿真器實現(xiàn)了四根天線數(shù)據(jù)的上行接收,每根天線由八條可分辨路徑,每條可分辨路徑由64個反射體構(gòu)成,每根天線可分辨路徑和反射體的數(shù)目可以獨立配置。通過對每個反射體初始角度和初始相位的設(shè)置,并且保證反射體的角度和相位是均勻分布的隨機數(shù),可以使得同一條路徑不同反射體之間的非相關(guān)特性,得到的多徑傳播信道是一個離散的廣義平穩(wěn)非相關(guān)散射模型(WSSUS)。無線信道仿真器模擬了上行數(shù)據(jù)傳輸環(huán)境,上行數(shù)據(jù)由后臺產(chǎn)生后儲存在單板上的SDRAM中。啟動測試之后,上行數(shù)據(jù)在CPU的控制下通過信道仿真器,然后送達基帶處理板解調(diào),最后測試數(shù)據(jù)的誤碼率和誤塊率,從而分析基站的上行接收性能。 首先,本文研究了3GPP TS 25.141協(xié)議中對通信設(shè)備測試的要求和無線信道自身的特點,完成了對無線信道仿真器系統(tǒng)設(shè)計方案的吸收和修改。 其次,針對FPGA內(nèi)部資源結(jié)構(gòu),研究了信道仿真器FPGA實現(xiàn)過程中的困難和資源的消耗,進行了模塊劃分。主要完成了時延模塊、瑞利衰落模塊、背板接口模塊等的RTL級代碼的開發(fā)、仿真、綜合和板上調(diào)試;完成了FPGA和后臺軟件的聯(lián)合調(diào)試;完成了兩天線到四天線的改版工作,使FPGA內(nèi)部的工作頻率翻了一倍,大幅降低了FPGA資源的消耗。 最后,在完成無線信道仿真器的硬件設(shè)計之后,對無線信道仿真器的測試根據(jù)3GPP TS 25.141 V6.13.0協(xié)議中的要求進行,即在數(shù)據(jù)誤塊率(BLER)一定的情況下,對不同信道傳播環(huán)境和不同傳輸業(yè)務下的信噪比(Eb/No)進行測試,單天線和多天線的測試結(jié)果符合協(xié)議中規(guī)定的信噪比(Eb/No)的要求。
標簽: FPGA 無線信道 仿真器
上傳用戶:小楊高1
周立功的一份文檔,介紹源碼公開的MCS-51單片機宏匯編器,本是一應屆生的習作,是學習編譯原理和C程序設(shè)計的“靶子”,雖然該軟件未完全達到滿意效果,不過與Keil公司的A51配合起來使用還是不錯的。
標簽: MCS 51 源碼 單片機
上傳時間: 2013-05-19
上傳用戶:axxsa
EP51 編程器使用說明 1、支持的芯片型號 支持目前最為經(jīng)典和市場占有量最大的ATMEL 公司生產(chǎn)的AT89C51、C52、C55 和最新的 AT89S51、S52;AT89C1051、AT89C2051、AT89C4051 芯片,它們的燒寫軟件為Easy 51Pro V2.0。 是目前最為經(jīng)濟,美觀和方便實用的小型51單片機編程器。通過跳針帽設(shè)置,還可以燒寫DIP 封裝的STC89C51、STC89C52 或者和這兩種封裝一樣的STC 系列單片機,STC 單片機也是插 在DIP40 活動IC 座上,通過串口線或者USB 轉(zhuǎn)串口線給它們燒寫程序,燒寫軟件為STC-ISP。 買家可以通過轉(zhuǎn)換座(PLCC 轉(zhuǎn)DIP,買家另行配置)可以燒寫PLCC 等封裝的單片機。 出廠設(shè)置為AT89C/S 短接處7 個跳針帽端接,STC 短接處4 個懸空,用來燒寫ATMEL 公司的 芯片。當燒寫STC 單片機時把AT89C/S 短接處7 個跳針帽拔掉,STC 短接處4 個插上。
標簽: ep 51 單片機編程器
上傳時間: 2013-05-30
上傳用戶:euroford
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1