在現代電網中，隨著超高壓、大容量、遠距離輸電線路的不斷增多，對電力系統的安全穩定運行提出了更高、更嚴格的要求。距離保護作為線路保護的基本組成部分，其工作特性對電力系統的安全穩定運行有著直接和重要的影響。為了適應現代超高壓電網穩定運行的要求，微機保護裝置在硬件和軟件上都提出了越來越高的要求。 高速數字信號處理芯片（DSP）技術的發展，為開發一種速度快、處理能力強的微機保護系統奠定了基礎。在這樣的背景下，我們采用DSP芯片和ARM處理器，設計了一個并列式雙處理器微機保護系統。該系統采用一個DSP芯片負責控制數據采集、采樣數據處理，實現保護功能。ARM微處理器承擔人機接口管理，通過串行通信方式實現與DSP端口之間的數據通信，豐富的通訊接口，使得與上位機的通訊、下載程序定值靈活方便。新的微機保護裝置不斷推出，投入運行的微機保護裝置不允許用來進行試驗、培訓，該裝置還可作為試驗教學系統，供學生學習認識微機保護裝置的內部結構，并可自行設計保護算法、編制程序，通過上位機下載到實驗裝置，完成相應保護功能的測試。 本文實現了微機保護方案的整體軟硬件設計，內容包括DSP2812微處理器芯片，ARM7微處理器LPC2220芯片，開關量輸入／輸出電路、數據采集電路、通訊和網絡接口電路、人機界面的顯示板電路，文中對各部分電路的功能、特點以及器件的選擇、引腳連接進行了詳細介紹。系統采用模塊化設計，采用雙CPU并行處理模式，針對基于LPC2220微處理器的監控管理系統，完成了最小系統設計，詳細完成了啟動電路的設計。 本文初步設計了人機操作界面，給出了軟件設計的流程圖，將實時操作系統μC/OS-Ⅱ與模塊化硬件設計相結合，共同構成一個可以重復利用的軟硬件數字系統平臺，除了可以最大限度地提高開發的效率、減少資源的浪費外，還可以通過長期對于該平臺的研究，逐步優化平臺軟硬件資源，提高其性能，并滿足日益復雜的應用需求。
上傳時間： 2013-04-24
上傳用戶：superhand
隨著半導體工藝的飛速發展和芯片設計水平的不斷進步，ARM微處理器的性能得到大幅度地提高，同時其芯片的價格也在不斷下降，嵌入式系統以其獨有的優勢，己經廣泛地滲透到科學研究和日常生活的各個方面。 本文以ARM7 LPC2132處理器為核心，結合蓋革一彌勒計數管對Time-To-Count輻射測量方法進行研究。ARM結構是基于精簡指令集計算機(RISC)原理而設計的，其指令集和相關的譯碼機制比復雜指令集計算機要簡單得多，使用一個小的、廉價的ARM微處理器就可實現很高的指令吞吐量和實時的中斷響應?；贏RM7TDMI-S核的LPC2132微處理器，其工作頻率可達到60MHz，這對于Time-To-Count技術是非常有利的，而且利用LPC2132芯片的定時/計數器引腳捕獲功能，可以直接讀取TC中的計數值，也就是說不再需要調用中斷函數讀取TC值，從而大大降低了計數前雜質時間。本文是在我師兄呂軍的《Time-To-Count測量方法初步研究》基礎上，使用了高速的ARM芯片，對基于MCS-51的Time-To-Count輻射測量系統進行了改進，進一步論證了采用高速ARM處理器芯片可以極大的提高G-M計數器的測量范圍與測量精度。 首先，討論了傳統的蓋革-彌勒計數管探測射線強度的方法，并指出傳統的脈沖測量方法的不足。然后討論了什么是Time-To-Count測量方法，對Time-To-Count測量方法的理論基礎進行分析。指出Time-To-Count方法與傳統的脈沖計數方法的區別，以及采用Time-To-Count方法進行輻射測量的可行性。 接著，詳細論述基于ARM7 LPC2132處理器的Time-To-Count輻射測量儀的原理、功能、特點以及輻射測量儀的各部分接口電路設計及相關程序的編制。 最后得出結論，通過高速32位ARM處理器的使用，Time-To-Count輻射測量儀的精度和量程均得到很大的提高，對于Y射線總量測量，使用了ARM處理器的Time-To-Count輻射測量儀的量程約為20 u R/h到1R/h，數據線性程度也比以前的Time-To-CotJnt輻射測量儀要好。所以在使用Time-To-Count方法進行的輻射測量時，如何減少雜質時間以及如何提高計數前時間的測量精度，是決定Time-To-Count輻射測量儀性能的關鍵因素。實驗用三只相同型號的J33G-M計數管分別作為探測元件，在100U R/h到lR/h的輻射場中進行試驗.每個測量點測量5次取平均，得出隨著照射量率的增大，輻射強度R的測量值偏小且與輻射真實值之間的誤差也隨之增大。如果將測量誤差限定在10％的范圍內，則此儀器的量程范圍為20 u R/h至1R/h，量程跨度近六個數量級。而用J33型G-M計數管作常規的脈沖測量，量程范圍約為50 u R/h到5000 u R/h，充分體現了運用Time-To-Count方法測量輻射強度的優越性，也從另一個角度反應了隨著計數前時間的逐漸減小，雜質時間在其中的比重越來越大，對測量結果的影響也就越來越嚴重，盡可能的減小雜質時間在Time-To-Count方法輻射測量特別是測量高強度輻射中是關鍵的。筆者用示波器測出此輻射儀器的雜質時間約為6.5 u S，所以在計算定時器值的時候減去這個雜質時間，可以增加計數前時間的精確度。通過實驗得出，在標定儀器的K值時，應該在照射量率較低的條件下行，而測得的計數前時間是否精確則需要在照射量率較高的條件下通過儀器標定來檢驗。這是因為在照射量率較低時，計數前時間較大，雜質時間對測量結果的影響不明顯，數據線斜率較穩定，適宜于確定標定系數K值，而在照射量率較高時，計數前時間很小，雜質時間對測量結果的影響較大，可以明顯的在數據線上反映出來，從而可以很好的反應出儀器的性能與量程。實驗證明了Time-To-Count測量方法中最為關鍵的環節就是如何對計數前時間進行精確測量。經過對大量實驗數據的分析，得到計數前時間中的雜質時間可分為硬件雜質時間和軟件雜質時間，并以軟件雜質時間為主，通過對程序進行合理優化，軟件雜質時間可以通過程序的改進而減少，甚至可以用數學補償的方法來抵消，從而可以得到比較精確的計數前時間，以此得到較精確的輻射強度值。對于本輻射儀，用戶可以選擇不同的工作模式來進行測量，當輻射場較弱時，通常采用規定次數測量的方式，在輻射場較強時，應該選用定時測量的方式。因為，當輻射場較弱時，如果用規定次數測量的方式，會浪費很多時間來采集足夠的脈沖信號。當輻射場較強時，由于輻射粒子很多，產生脈沖的頻率就很高，規定次數的測量會加大測量誤差，當選用定時測量的方式時，由于時間的相對加長，所以記錄的粒子數就相對的增加，從而提高儀器的測量精度。通過調研國內外先進核輻射測量儀器的發展現狀，了解到了目前最新的核輻射總量測量技術一Time-To-Count理論及其應用情況。論證了該新技術的理論原理，根據此原理，結合高速處理器ARM7 LPC2132，對以G-計數管為探測元件的Time-To-Count輻射測量儀進行設計。論文以實驗的方法論證了Time-To-Count原理測量核輻射方法的科學性，該輻射儀的量程和精度均優于以前以脈沖計數為基礎理論的MCS-51核輻射測量儀。該輻射儀具有量程寬、精度高、易操作、用戶界面友好等優點。用戶可以定期的對儀器的標定，來減小由于電子元件的老化對低儀器性能參數造成的影響，通過Time-To-Count測量方法的使用，可以極大拓寬G-M計數管的量程。就儀器中使用的J33型G-M計數管而言，G-M計數管廠家參考線性測量范圍約為50 u R/h到5000 u R/h，而用了Time-To-Count測量方法后，結合高速微處理器ARM7 LPC2132，此核輻射測量儀的量程為20 u R/h至1R/h。在允許的誤差范圍內，核輻射儀的量程比以前基于MCS-51的輻射儀提高了近200倍，而且精度也比傳統的脈沖計數方法要高，測量結果的線性程度也比傳統的方法要好。G-M計數管的使用壽命被大大延長。 綜上所述，本文取得了如下成果：對國內外Time-To-Count方法的研究現狀進行分析，指出了Time-To-Count測量方法的基本原理，并對Time-T0-Count方法理論進行了分析，推導出了計數前時間和兩個相鄰輻射粒子時間間隔之間的關系，從數學的角度論證了Time-To-Count方法的科學性。詳細說明了基于ARM 7 LPC2132的Time-To-Count輻射測量儀的硬件設計、軟件編程的過程，通過高速微處理芯片LPC2132的使用，成功完成了對基于MCS-51單片機的Time-To-Count測量儀的改進。改進后的輻射儀器具有量程寬、精度高、易操作、用戶界面友好等特點。本論文根據實驗結果總結出了Time-To-Count技術中的幾點關鍵因素，如：處理器的頻率、計數前時間、雜質時間、采樣次數和測量時間等，重點分析了雜質時間的組成以及引入雜質時間的主要因素等，對國內核輻射測量儀的研究具有一定的指導意義。
標簽： TimeToCount ARM 輻射測量儀
上傳時間： 2013-06-24
上傳用戶：pinksun9
H.264作為新一代視頻編碼標準，相比上一代視頻編碼標準MPEG2，在相同畫質下，平均節約64﹪的碼流。該標準僅設定了碼流的語法結構和解碼器結構，實現靈活性極大，其規定了三個檔次，每個檔次支持一組特定的編碼功能，并支持一類特定的應用，因此。H.264的編碼器的設計可以根據需求的不同而不同。 H.264雖然具有優異的壓縮性能，但是其復雜度卻比一般編碼器高的多。本文對H.264進行了編碼復雜度分析，并統計了整個軟件編碼中計算量的分布。H.264中采用了率失真優化算法，提高了幀內預測編碼的效率。在該算法下進行幀內預測時，為了得到一個宏塊的預測模式，需要進行592次率失真代價計算。因此為了降低幀內預測模式選擇的計算復雜度，本文改進了幀內預測模式選擇算法。實踐證明，在PSNR值的損失可以忽略不計的情況下，該算法相比原算法，幀內編碼時間平均節約60﹪以上，對編碼的實時性有較大幫助。 為了實現實時編碼，考慮到FPGA的高效運算速度和使用靈活性，本文還研究了H.264編碼器基本檔次的FPGA實現。首先研究了H.264編碼器硬件實現架構，并對影響編碼速度，且具有硬件實現優越性的幾個重要部分進行了算法研究和FPGA.實現。本文主要研究了H.264編碼器中整數DCT變換、量化、Zig-Zag掃描、CAVLC編碼以及反量化、逆整數DCT變換等部分。分別對這些模塊進行了綜合和時序仿真，并將驗證后通過的系統模塊下載到Xilinx virtex-Ⅱ Pro的FPGA中，進行了在線測試，驗證了該系統對輸入的殘差數據實時壓縮編碼的功能。 本文對H.264編碼器幀內預測模式選擇算法的改進，算法實現簡單，對軟件編碼的實時性有很大幫助。本文對在單片FPGA上實現H.264編碼器做出了探索性嘗試，這對H.264編碼器芯片的設計有著積極的借鑒性。
上傳時間： 2013-05-25
上傳用戶：refent
AES是美國于2000年10月份確立的高級加密標準，該標準的反饋鏈路模式AESCBC加密算法，用于在IPSec中替代DESCBC和3DESCBC。 加密是安全數據網絡的關鍵，要保證在公眾網上傳輸的信息不被竊取和偷聽，必須對數據進行加密。在不影響網絡性能的前提下，快速實現數據加密/解密，對于開發高性能的安全路由器、安全網關等對數據處理速度要求高的通信設備具有重要的意義。 在目前可查詢的基于FPGA技術實現AESCBC的設計中，最快的加/解密速度達到700Mbps/400MHZ。商用CPU奔騰4主頻3.06，用匯編語言編寫程序，全部資源用于加密解密，最快的加密解密速度可以達到1.4Gbps。但根據國外測試結果表明，即使開發的路由器本身就基于高性能的雙64位MIPS網絡處理器，軟件加密解決方案僅能達到路由器所要求的最低吞吐速率600Mbps。 本文首先研究分析了目前幾種實現AESCBC的方法有缺點的情況下，在深入研究影響硬件快速實現AESCBC難點基礎上，設計出一種適應于報文加密解密的硬件快速實現AESCBC的方案，在設計中采用加密解密和密鑰展開并行工作，實現了在線提供子密鑰。在解密中采用了雙隊列技術，實現了報文解密和子密鑰展開協調工作，提高了解密速度。 本文在quartus全面仿真設計方案的基礎上，全面驗證了硬件實現AESCBC方案的正確性，全面分析了本設計加密解密的性能。并且針對設計中的流水線效率低的問題，提出改善流水線性能的方案，設計出報文級并行加密解密方案，并且給出了硬件實現VPN的初步方案。實現了單一模塊加密速度達到1.16Gbps，單一模塊解密速度達到900Mbps，多個模塊并行工作加密解密速度達到6.4Gbps。 論文最后給出了總結與展望。目前實現的AESCBC算法，只能通過仿真驗證其功能的正確性，還需要下載到芯片上做進一步的驗證。要用硬件實現整個IPSec，還要進一步開發基于FPGA的技術?？傊?，為了適應路由器發展的需求，還有很多技術需要研究。
上傳時間： 2013-05-29
上傳用戶：wangzhen1990
隨著圖像處理和模式識別技術的進步，基于生物特征的識別技術成為蓬勃發展的高技術之一，根據IBG(InternationalBiometricGroup)組織對生物特征市場的統計和預測，該領域的收入的年增長率30-50％，到2008年，全球總收入將達到46.39億美元。而基于指紋特征的識別技術由于其獨特的可靠性，穩定性，方便快捷的特點，恰好符合了市場的需求。目前指紋識別技術是生物識別領域中應用最廣泛的識別技術，也是研究與應用的一個熱點。 SOPC片上可編程系統和嵌入式系統是當前電子設計領域中最熱門的概念。NiosⅡ是Altera公司開發的一種采用流水線技術、單指令流的RISC嵌入式處理器軟核，可以將它嵌入FPGA內部，與用戶自定義邏輯結合構成一個基于FPGA的片上系統。與嵌入式硬核相比較，嵌入式軟核具有更大的靈活性。而FPGA的高速性、恰恰滿足了指紋識別系統對速度的要求。 本文對指紋識別技術中各個環節的算法進行了較為深入的研究，結合NiosⅡ嵌入式處理器的特點，對算法進行了合理的選擇與優化，形成了一套完整的指紋識別算法，并提出了一種基于FPGA的指紋識別系統硬件設計方案。 論文的內容主要包括以下幾個方面： 1、對指紋圖像預處理、后處理和匹配算法進行了改進，提高了算法的性能；設計了一種適用于快速匹配的指紋特征數據結構；提出了一套基于特征點匹配的指紋識別算法。實驗結果表明該算法速度快、誤識率較低、可靠性較高，可以滿足實用的要求。 2、本著增加系統集成度、減小系統體積、提高便攜性、降低功耗和成本，同時提升系統的性能的原則，使用Altera公司提供的外圍設備IP核配合NiosⅡ處理器軟核搭建了一個單片嵌入式系統，然后以內嵌NiosⅡ軟核的FPGA和FPS200指紋采集器為核心芯片，外配片外RAM和Flash存儲器以及小鍵盤和LCD顯示屏等器件，設計了一個便攜式指紋識別系統，提出了一套基于FPGA的硬件設計方案。 3、利用NiosⅡ開發板對硬件設計方案進行了初步的驗證，實現了指紋采集芯片FPS200與FPGA的接口，并進行了算法的移植。 實驗結果表明本文所提出的系統設計方案是可行的?；贔PGA的自動指紋識別系統在速度、功耗、體積、擴展性方面有著獨特的優勢，具有廣闊的發展空間。最后提出了對這一設計繼續改進的思路和下一步研究的內容。
上傳時間： 2013-07-28
上傳用戶：hxy200501
正交頻分復用(OFDM)技術是一種多載波數字調制技術，它具有頻譜利用率高、抗多徑能力強等特點，在寬帶無線多媒體通信領域中受到了廣泛的關注。 OFDM系統可分為連續工作模式和突發工作模式。在IEEE802.11a、HiperLANType2等無線局域網標準中采用了OFDM的突發工作模式，該模式下的接收機首先對符合某種特定格式的幀做出檢測。本文介紹了一種基于最小錯誤概率準則的幀檢測算法，提出了該算法的FPGA實現方案。 同步技術是OFDM最關鍵的技術之一，它包括載波頻率同步和符號同步。載波頻率同步是為了糾正接收端相對于發送端的載波頻率偏移，以保證子載波間的正交性；符號同步確定OFDM符號有用數據信息的開始時刻，也就是確定FFT窗的開始時刻。本文首先介紹了一種基于自相關的載波頻率同步算法，給出了它的FPGA實現方案，重點講述了其中用到的Cordic算法及其實現；然后介紹了分別基于互相關和自相關的兩種符號同步算法，給出了各自的FPGA實現方案，從實現的角度比較了兩種算法的優缺點，并且在FPGA設計中體現了面積復用和流水線操作的設計思想。 文章最后介紹了系統調試的情況，總結出一種ChipScopePro與Matlab相結合的調試方法，該方法在FPGA調試方面具有一定的通用性。
上傳時間： 2013-07-16
上傳用戶：Killerboo
隨著圖像處理技術和投影技術的不斷發展，人們對高沉浸感的虛擬現實場景提出了更高的要求，這種虛擬顯示的場景往往由多通道的投影儀器同時在屏幕上投影出多幅高清晰的圖像，再把這些單獨的圖像拼接在一起組成一幅大場景的圖像。而為了給人以逼真的效果，投影的屏幕往往被設計為柱面屏幕，甚至是球面屏幕。當圖像投影在柱面屏幕的時候就會發生幾何形狀的變化，而避免這種幾何變形的就是圖像拼接過程中的幾何校正和邊緣融合技術。 一個大場景可視化系統由投影機、投影屏幕、圖像融合機等主要模塊組成。在虛擬現實應用系統中，要實現高臨感的多屏幕無縫拼接以及曲面組合顯示，顯示系統還需要運用幾何數字變形及邊緣融合等圖像處理技術，實現諸如在平面、柱面、球面等投影顯示面上顯示圖像。而關鍵設備在于圖像融合機，它實時采集圖形服務器，或者PC的圖像信號，通過圖像處理模塊對圖像信息進行幾何校正和邊緣融合，在處理完成后再送到顯示設備。 本課題提出了一種基于FPGA技術的圖像處理系統。該系統實現圖像數據的AiD采集、圖像數據在SRAM以及SDRAM中的存取、圖像在FPGA內部的DSP運算以及圖像數據的D/A輸出。系統設計的核心部分在于系統的控制以及數字信號的處理。本課題采用XilinxVirtex4系列FPGA作為主處理芯片，并利用VerilogHDL硬件描述語言在FPGA內部設計了A/D模塊、D/A模塊、SRAM、SDRAM以及ARM處理器的控制器邏輯。 本課題在FPGA圖像處理系統中設計了一個ARM處理器模塊，用于上電時對系統在圖像變化處理時所需參數進行傳遞，并能實時從上位機更新參數。該設計在提高了系統性能的同時也便于系統擴展。 本文首先介紹了圖像處理過程中的幾何變化和圖像融合的算法，接著提出了系統的設計方案及模塊劃分，然后圍繞FPGA的設計介紹了SDRAM控制器的設計方法，最后介紹了ARM處理器的接口及外圍電路的設計。
上傳時間： 2013-04-24
上傳用戶：1047385479
隨著現代互聯網規模的不斷擴大，網絡數據流量迅速增長，傳統的路由器已經無法滿足網絡的交換和路由需求。當前，新一代路由器普遍利用了交換式路由技術，通過使用交換背板以充分利用公共通信鏈路，有效的提高了鏈路的利用率，并使各通信節點的并行通信成為可能。硬件系統設計中結合了專用網絡處理器，可編程器件各自的特點，采用了基于ASIC，FPGA，CPLD硬件結構模塊化的設計方法。基于ASIC技術體系的GSR的出現，使得路由器的性能大大提高。但是，這種路由器主要滿足數據業務(文字，圖象)的傳送要求，不能解決全業務(語音，數據，視頻)數據傳送的需要。隨著網絡規模的擴大，矛盾越來越突出，而基于網絡處理器技術的新一代路由器，從理論上提出了解決GSR所存在問題的解決方案。 基于網絡路由器技術實現的路由器，采用交換FPGA芯片硬件實現的方式，對路由器內部各種單播、多播數據包進行路由轉發，實現網絡路由器與外部數據收發芯片的數據通信。本文主要針對路由器內部交換FPGA芯片數據轉發流程的特點，分析研究了傳統交換FPGA所采用的交換算法，針對簡單FIFO算法所產生的線頭阻塞現象，結合虛擬輸出隊列(VOQ)機制及隊列仲裁算法(RRM)的特點，并根據實際設計中各外圍接口芯片，給出了一種消除數據轉發過程中出現的線頭阻塞的iSLIP改進算法。針對實際網絡單播、多播數據包在數據轉發處理過程的不同，給出了實際的解決方案。并對FPGA外部SSRAM包緩存帶寬的利用，數據轉發的包亂序現象及FPGA內部環回數據包的處理流程作了分析并提出了解決方案，有效的提高了路由器數據交換性能。 根據設計方案所采用的算法的實現方式，結合FPGA內部部分關鍵模塊的功能特點及性能要求，給出了交換FPGA內部可用BlockRam資源合理的分配方案及部分模塊的設計實現，滿足了實際的設計要求。所有處理模塊均在xilinx公司的FPGA芯片中實現。
上傳時間： 2013-04-24
上傳用戶：牛布牛
隨著電子技術和計算機技術的飛速發展，視頻圖像處理技術近年來得到極大的重視和長足的發展，其應用范圍主要包括數字廣播、消費類電子、視頻監控、醫學成像及文檔影像處理等領域。當前視頻圖像處理主要問題是當處理的數據量很大時，處理速度慢，執行效率低。而且視頻算法的軟件和硬件仿真和驗證的靈活性低。 本論文首先根據視頻信號的處理過程和典型視頻圖像處理系統的構成提出了基于FPGA的視頻圖像處理系統總體框圖；其次選擇視頻轉換芯片SAA7113，完成視頻圖像采集模塊的設計，主要分三步完成：1)配置視頻轉換芯片的工作模式，完成視頻轉化芯片SAA7113的初始化：2)通過分析輸出數據流的格式標準，來識別奇偶場信號、場消隱信號和有效行數據的開始和結束信號三種控制信號，并根據控制信號，用Verilog硬件描述語言編程實現圖像數據的采集；3)分析SRAM的讀寫控制時序，采用兩塊SRAM完成圖像數據的存儲。然后編寫軟件測試文件，在ISE Simulator仿真環境進行程序測試與運行，并分析仿真結果，驗證了數據采集和存儲的正確性；最后，對常用視頻圖像算法的MATLAB仿真，選擇適當的算子，采用工具MATLAB、System Generator for DSP和ISE，利用模塊構建方式，搭建視頻算法平臺，實現圖像平滑濾波、銳化濾波算法，在Simulink中仿真并自動生成硬件描述語言和網表，對資源的消耗做簡要分析。 本論文的創新點是采用新的開發環境System Generator for DSP實現視頻圖像算法。這種開發視頻圖像算法的方式靈活性強、設計周期短、驗證方便、是視頻圖像處理發展的必然趨勢。
上傳時間： 2013-07-28
上傳用戶：lingzhichao
紋理映射在計算機圖形計算中屬于光柵化階段，處理的是像素，主要的特點是數據的吞吐量大，對實時系統來說轉換的速度是一個關鍵的因素，人們尋求各種加速算法來提高運算速度。傳統的方法是用更快的處理器，并行算法或專用硬件。隨著數字技術的發展，尤其是可編程邏輯門陣列(FPGAs)的發展，提供了一種新的加速方法。FPGAs在密度和性能上都有突破性的發展，當前的FPGA芯片已經能夠運算各種圖形算法，而在速度上與專用的圖形卡硬件相同。因此，FPGA芯片非常適合這項工作。 本文主要工作包括以下幾個方面： 1、本文提出了一種MIPmapping紋理映射優化方法，改進了MIPmapping映射細化層次算法及紋理圖像的存儲方式，減少紋理尋址的計算量，提高紋理存儲的相關性。詳細內容請閱讀第三章。 2、提出了一種MIPmapping紋理映射優化方法的硬件實現方案，該方案針對移動設備對功耗和面積的要求，以及分辨率不高的特點，在參數空間到紋理地址的計算中用定點數來實現。詳細內容請閱讀第四章。 3、實現了紋理映射流水線單元紋理地址產生電路，及紋理濾波電路的FPGA設計，并給出設計的綜合和仿真結果。詳細內容請閱讀第五章4、實現了符合IEEE 754單精度標準的乘法、乘累加及除法運算器電路。乘法器采用改進型Booth編碼電路以減少部分積數量，用Wallace對部分積進行壓縮；乘累加器采用multiply-add fused算法，對關鍵路徑進行了優化；除法器為基于改進型泰勒級數展開的查找表結構實現，查找表尺寸只有208字節，電路為固定時延，在電路尺寸、延時及復雜度方面進行了較好的平衡。
上傳時間： 2013-04-24
上傳用戶：yxvideo
