亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

漢字ASCII碼-Unicode碼轉(zhuǎn)化器（轉(zhuǎn)換工具）

漢字ASCII碼-Unicode碼轉(zhuǎn)化器（轉(zhuǎn)換工具）

標(biāo)簽： Unicode ASCII 漢字 轉(zhuǎn)化器

上傳時(shí)間： 2013-07-16

上傳用戶：hustfanenze

JPEG2000標(biāo)準(zhǔn)中算術(shù)編碼的FPGA設(shè)計(jì)與碼率控制算法的研究

JPEG2000是由ISO/ITU-T組織下的IECJTC1/SC29/WG1小組制定的下一代靜止圖像壓縮標(biāo)準(zhǔn)，其優(yōu)良的壓縮特性使得它將具有廣泛的應(yīng)用領(lǐng)域。JPEG2000算法非常復(fù)雜，圖像編碼過(guò)程占用了大量的處理器時(shí)間開(kāi)銷和內(nèi)存開(kāi)銷，因而通過(guò)對(duì)JPEG2000算法進(jìn)行優(yōu)化并采用硬件電路來(lái)實(shí)現(xiàn)JPEG2000標(biāo)準(zhǔn)的部分或全部?jī)?nèi)容，對(duì)加快編碼速度從而擴(kuò)展其應(yīng)用領(lǐng)域有重要的意義。 本文的研究主要包括兩方面的內(nèi)容，其一是JPEG2000算術(shù)編碼器算法的研究與硬件設(shè)計(jì)，其二是JPEG2000碼率控制算法的研究與優(yōu)化算法的設(shè)計(jì)。在研究算術(shù)編碼器過(guò)程中，首先研究了JPEG2000中基于上下文的MQ算術(shù)編碼器的編碼原理和編碼流程，之后采用有限狀態(tài)機(jī)和二級(jí)流水線技術(shù)，并在不影響關(guān)鍵路徑的情況下通過(guò)對(duì)算術(shù)編碼步驟優(yōu)化采用硬件描述語(yǔ)言對(duì)算術(shù)編碼器進(jìn)行了設(shè)計(jì)，并通過(guò)了功能仿真與綜合。實(shí)驗(yàn)證明該設(shè)計(jì)不但編碼速度快，而且流水線短，硬件設(shè)計(jì)的復(fù)雜度低且易于控制。 在研究碼率控制算法過(guò)程中，首先結(jié)合率失真理論建立了算法的數(shù)學(xué)模型，并驗(yàn)證了該算法的有效性，之后深入分析了該數(shù)學(xué)模型的實(shí)現(xiàn)流程，找出影響算法效率的關(guān)鍵路徑。在對(duì)算法優(yōu)化時(shí)采用黃金分割點(diǎn)算法代替原來(lái)的二分查找法，并使用了碼塊R-D斜率最值記憶和碼率誤差控制算法。實(shí)驗(yàn)證明，采用優(yōu)化算法在增加少量系統(tǒng)資源的情況下使得計(jì)算效率提高了60％以上。之后，分析了率失真理論與JPEG2000中PCRD-opt算法的具體實(shí)現(xiàn)，又提出了一種失真更低的比特分配方案，即按照“失真/碼長(zhǎng)”值從大到小通道編碼順序進(jìn)行編碼，通過(guò)對(duì)該算法的仿真驗(yàn)證，得出在固定碼率條件下新算法將產(chǎn)生更少的失真。

標(biāo)簽： JPEG 2000 FPGA 標(biāo)準(zhǔn)

上傳時(shí)間： 2013-07-13

上傳用戶：long14578

8位電流模模數(shù)轉(zhuǎn)換器設(shè)計(jì)研究

8位電流模模數(shù)轉(zhuǎn)換器設(shè)計(jì)研究 8位電流模模數(shù)轉(zhuǎn)換器設(shè)計(jì)研究

標(biāo)簽： 8位 電流模 模數(shù)轉(zhuǎn)換器

上傳時(shí)間： 2013-06-21

上傳用戶：kaixinxin196

MPEG2圖像加密的FPGA實(shí)現(xiàn)

本論文討論的是如何對(duì)符合DVB-T標(biāo)準(zhǔn)的數(shù)字圖像無(wú)線監(jiān)控系統(tǒng)中的MPEG2圖像實(shí)現(xiàn)底層硬件的實(shí)時(shí)加/解密.數(shù)字圖像無(wú)線監(jiān)控系統(tǒng)是某公司研發(fā)的符合DVB-T標(biāo)準(zhǔn)的實(shí)時(shí)圖像語(yǔ)音無(wú)線傳輸系統(tǒng),通過(guò)對(duì)實(shí)時(shí)采集的圖像等信息的發(fā)射與接收實(shí)現(xiàn)對(duì)遠(yuǎn)程現(xiàn)場(chǎng)的無(wú)線監(jiān)控.為了保證圖像數(shù)據(jù)在傳輸中的保密性,設(shè)計(jì)了基于FPGA的實(shí)時(shí)MPEG2圖像加/解密系統(tǒng).該系統(tǒng)由加/解密算法模塊和密鑰管理模塊組成.加/解密算法模塊完成發(fā)射機(jī)及接收機(jī)中的實(shí)時(shí)數(shù)據(jù)流的加/解密,該模塊是基于FPGA的,采用美國(guó)國(guó)家標(biāo)準(zhǔn)DES(Dara Encryption Standard)算法,實(shí)現(xiàn)了對(duì)MPEG2 TS流的硬件加/解密.密鑰管理模塊完成加/解密模塊的密鑰產(chǎn)生、管理、控制、輸入等功能.本論文首先介紹了密碼學(xué)的基本知識(shí)及幾種典型的加密體制和算法.接著介紹了DVB-T數(shù)字廣播標(biāo)準(zhǔn)和數(shù)字圖像無(wú)線監(jiān)控系統(tǒng)的原理和系統(tǒng)結(jié)構(gòu).然后對(duì)圖像加解密器的系統(tǒng)設(shè)計(jì)原理及實(shí)現(xiàn)做了詳細(xì)介紹.在此基礎(chǔ)上,介紹了FPGA中的加密算法的仿真及實(shí)現(xiàn)和密鑰管理模塊的實(shí)現(xiàn).最后介紹了系統(tǒng)的硬件電路和整個(gè)系統(tǒng)的軟硬件調(diào)試.本人的工作主要包括:1.查閱資料,了解密碼學(xué)及DVB系統(tǒng)相關(guān)領(lǐng)域知識(shí).2.根據(jù)項(xiàng)目要求設(shè)計(jì)基于FPGA的實(shí)時(shí)MPEG2圖像加/解密系統(tǒng)方案.3.基于FPGA完成MPEG2圖像的底層硬件加密及解密邏輯程序設(shè)計(jì),并設(shè)計(jì)各個(gè)控制程序和驅(qū)動(dòng).4.設(shè)計(jì)系統(tǒng)原理圖及電路板,完成系統(tǒng)的軟硬件調(diào)試和與全系統(tǒng)的聯(lián)調(diào).

標(biāo)簽： MPEG2 FPGA 圖像加密

上傳時(shí)間： 2013-06-30

上傳用戶：jiiszha

FPGA用于160Gbs高速光纖通信系統(tǒng)中PMD補(bǔ)償?shù)难芯?/a>

標(biāo)簽： FPGA 160 Gbs PMD

上傳時(shí)間： 2013-04-24

上傳用戶：suxuan110425

基于FPGA的PWM控制多重逆變器的設(shè)計(jì)與實(shí)現(xiàn)

逆變器在自動(dòng)控制系統(tǒng)、電機(jī)交流調(diào)速、電力變換以及電力系統(tǒng)控制中都起著重要的作用；各系統(tǒng)對(duì)逆變器的性能需求也越來(lái)越高。PWM控制多重逆變器正是基于這些需求，實(shí)現(xiàn)可變頻、調(diào)壓、調(diào)相、低諧波、高穩(wěn)定性的解決方案。 PWM控制逆變器通過(guò)對(duì)每個(gè)脈沖寬度進(jìn)行控制，以達(dá)到控制輸出電壓和改善輸出波形的目的；多重逆變器則是把幾個(gè)矩形波逆變器的輸出組合起來(lái)起來(lái)形成階梯波，從而消除諧波；PWM控制多重逆變器綜合上述兩種技術(shù)的特點(diǎn)，非常適合于應(yīng)用在對(duì)諧波、電壓輸出及穩(wěn)定性要求比較高的場(chǎng)合。電力半導(dǎo)體技術(shù)和集成電路技術(shù)的快速發(fā)展，使得多重逆變器的控制、實(shí)現(xiàn)成為可能。 本文首先分析風(fēng)力發(fā)電系統(tǒng)對(duì)逆變器的要求，從多重逆變器理論和PWM逆變器理論出發(fā)，提出同步式PWM控制電壓型串聯(lián)多重逆變器系統(tǒng)解決方案。本方案也可以應(yīng)用在逆變電源、交流電機(jī)調(diào)速及電力變換領(lǐng)域中。 文中建立了一個(gè)多重逆變器的PWM控制算法模型。該算法可完成頻率、相位、幅值可調(diào)的多重逆變器的PWM控制，且能完成逆變器故障運(yùn)行下的保護(hù)與告警。并在MATLAB/SIMULINK環(huán)境下對(duì)算法模型進(jìn)行仿真與分析。 在比較了現(xiàn)有PWM發(fā)生解決方案的基礎(chǔ)上，本文提出了一個(gè)基于FPGA(可編程邏輯陣列)的多重逆變器PWM控制系統(tǒng)實(shí)現(xiàn)方案。并給出一個(gè)主要由FPGA、ADC/DAC、驅(qū)動(dòng)與保護(hù)電路、逆變器主回路及其他外圍電路構(gòu)成的多重逆變器系統(tǒng)解決方案。實(shí)驗(yàn)結(jié)果表明，此方案系統(tǒng)結(jié)構(gòu)簡(jiǎn)單、可行，很好完成上述多重逆變器的PWM控制算法。

標(biāo)簽： FPGA PWM 控制 多重

上傳時(shí)間： 2013-06-28

上傳用戶：wmwai1314

編碼器資料（全）

較詳細(xì)的增量式和絕對(duì)式編碼器資料。開(kāi)發(fā)前期很有用。

標(biāo)簽： 編碼器

上傳時(shí)間： 2013-06-13

上傳用戶：dang2959809956

3KW光伏并網(wǎng)逆變器的軟件畢業(yè)設(shè)計(jì)設(shè)計(jì)論文

不錯(cuò)的畢業(yè)論文 很詳細(xì)的介紹了光伏逆變器設(shè)計(jì)方法

標(biāo)簽： 3KW 光伏并網(wǎng) 逆變器 軟件

上傳時(shí)間： 2013-04-24

上傳用戶：nanshan

基于FPGA的無(wú)線接收機(jī)下變頻器的設(shè)計(jì)與實(shí)現(xiàn)

隨著無(wú)線通信的應(yīng)用日益廣泛，無(wú)線通信系統(tǒng)的種類也越來(lái)越繁雜，但是由于不同通信系統(tǒng)的工作頻段、調(diào)制方式、通信協(xié)議等原理結(jié)構(gòu)上存在差異而極大限制了不同系統(tǒng)之間的互通。軟件無(wú)線電擺脫了硬件體系結(jié)構(gòu)的束縛，成為解決不同通信體制之間互操作問(wèn)題和開(kāi)展多種通信業(yè)務(wù)的最佳途徑，具有巨大的商業(yè)和軍事價(jià)值，被喻為無(wú)線電通信領(lǐng)域一次新的技術(shù)革命。 本文首先回顧了軟件無(wú)線電的提出和發(fā)展現(xiàn)狀，然后論述了軟件無(wú)線電的基本理論和數(shù)學(xué)模型。在此理論和模型的基礎(chǔ)上，設(shè)計(jì)了軟件無(wú)線電接收機(jī)的硬件平臺(tái)。該平臺(tái)包括射頻部分、中頻處理部分和基帶處理部分。射頻部分由天線和無(wú)線接收機(jī)組成；中頻部分先將接收機(jī)輸出的模擬信號(hào)數(shù)字化，然后再通過(guò)FPGA實(shí)現(xiàn)下變頻；基帶部分主要由DSP和嵌入式系統(tǒng)組成，完成解調(diào)、同步等處理并可以進(jìn)行一些其他的應(yīng)用。其中的嵌入式系統(tǒng)的主處理器是基于ARM7-TDMI內(nèi)核的LPC2200芯片，為了實(shí)現(xiàn)開(kāi)發(fā)的方便在此芯片上移植了uC/OS-Ⅱ嵌入式時(shí)實(shí)內(nèi)核。 軟件無(wú)線電接收機(jī)是一個(gè)很龐大的體系，其中的數(shù)字下變頻器DDC是一個(gè)非常關(guān)鍵的組成部分，在這部分中可方便的對(duì)接收頻段、濾波器特性等進(jìn)行編程控制，極大的提高了通信設(shè)備的性能和靈活性，因此本文的重點(diǎn)在于數(shù)字下變頻器的設(shè)計(jì)與實(shí)現(xiàn)。實(shí)現(xiàn)下變頻的方法有很多種，由于FPGA在速度和靈活性上的優(yōu)勢(shì)，其應(yīng)用也越來(lái)越廣泛，因此主要采用了居于領(lǐng)導(dǎo)地位的XILINX公司的SPATAN-Ⅱ芯片來(lái)實(shí)現(xiàn)數(shù)字下變頻的功能。

標(biāo)簽： FPGA 無(wú)線接收機(jī) 下變頻

上傳時(shí)間： 2013-04-24

上傳用戶：mfhe2005

高速Viterbi譯碼器的FPGA實(shí)現(xiàn)

本文提出了一種高速Viterbi譯碼器的FPGA實(shí)現(xiàn)方案。這種Viterbi譯碼器的設(shè)計(jì)方案既可以制成高性能的單片差錯(cuò)控制器，也可以集成到大規(guī)模ASIC通信芯片中，作為全數(shù)字接收的一部分。 本文所設(shè)計(jì)的Viterbi譯碼器采用了基四算法，與基二算法相比，其譯碼速率在理論上約提升一倍。加一比一選單元是Viterbi譯碼器最主要的瓶頸所在，本文在加一比一選模塊中采用了全并行結(jié)構(gòu)的設(shè)計(jì)方法，這種方法雖然增加了硬件的使用面積，卻有效的提高了譯碼器的速率。在幸存路徑管理部分采用了兩路并行回溯的設(shè)計(jì)方法，與寄存器交換法相比，回溯算法更適用于FPGA開(kāi)發(fā)設(shè)計(jì)。為了提高譯碼性能，減小譯碼差錯(cuò)，本文采用較大譯碼深度的回溯算法以保證幸存路徑進(jìn)行合并。實(shí)現(xiàn)了基于FPGA的誤碼測(cè)試儀，在FPGA內(nèi)部完成誤碼驗(yàn)證和誤碼計(jì)數(shù)的工作。 與基于軟件實(shí)現(xiàn)譯碼過(guò)程的DSP芯片不同，F(xiàn)PGA芯片完全采用硬件平臺(tái)對(duì)Viterbi譯碼器加以實(shí)現(xiàn)，這使譯碼速率得到很大的提升。針對(duì)于具體的FPGA硬件實(shí)現(xiàn)，本文采用了硬件描述語(yǔ)言VHDL來(lái)完成設(shè)計(jì)。通過(guò)對(duì)譯碼器的綜合仿真和FPGA實(shí)現(xiàn)驗(yàn)證了該方案的可行性。譯碼器的最高譯碼輸出速率可以達(dá)到60Mbps。

標(biāo)簽： Viterbi FPGA 譯碼器

上傳時(shí)間： 2013-04-24

上傳用戶：181992417