變電站電壓無功綜合控制是通過自動調(diào)節(jié)有載變壓器的分接頭和投切并聯(lián)補償電容器組來實現(xiàn)的，它是確保電壓質(zhì)量和無功平衡、提高供電網(wǎng)可靠性和經(jīng)濟性的重要措施。采用九區(qū)圖控制策略的電壓無功綜合控制，實際運行時存在著頻繁調(diào)節(jié)變壓器分接頭和投切電容器組的缺陷，甚至可能會出現(xiàn)震蕩現(xiàn)象。 本文針對上述不足，根據(jù)有功功率和無功功率的負荷預測曲線，以降損收益最大為適配值函數(shù)，以電壓約束、電氣極限約束和控制約束為約束條件，提出了一種改進的禁忌搜索算法。引入最低收益閾值來限制調(diào)節(jié)次數(shù)的增加，在此基礎上建議了一種確定最佳調(diào)整次數(shù)的方法。還建議了一種有約束線性最小二乘算法，基于變電站內(nèi)的量測數(shù)據(jù)以及變壓器的參數(shù)來估計系統(tǒng)電壓和系統(tǒng)阻抗參數(shù)。算例結(jié)果表明建議的方法是可行的，并且具有可以有效地減少調(diào)節(jié)次數(shù)的特點。基于ARM的LPC2292微控制器和嵌入式實時操作系統(tǒng)(μC/OS-II)，采用ADS1.2開發(fā)工具進行編程，實現(xiàn)了變電站內(nèi)電壓無功綜合控制功能。軟件模塊開發(fā)主要包括：嵌入式實時操作系統(tǒng)(μC/OS-II)和圖形用戶界面GUI移植，數(shù)據(jù)讀取任務，數(shù)據(jù)處理任務，電壓無功控制任務，基于GPRS/CDMA的通訊任務、鍵盤掃描和液晶顯示任務等。采用信號發(fā)生器產(chǎn)生電能信號，采用繼電器的動作模擬變壓器分接頭檔位的調(diào)節(jié)和電容器組的投切，構(gòu)建了一個變電站內(nèi)的電壓無功控制模擬測試臺，對提出的設計方案進行了全面的功能測試，測試結(jié)果表明提出的設計方案是可行的。
上傳時間： 2013-04-24
上傳用戶：pinksun9
本文以電子不停車收費系統(tǒng)課題為背景，設計并實現(xiàn)了基于FPGA的π/4-DOPSK全數(shù)字中頻發(fā)射機和接收機。π/4-DQPSK廣泛應用于移動通信和衛(wèi)星通信中，具有頻帶利用率高、頻譜特性好、抗衰落性能強的特點。 近年來現(xiàn)場可編程門陣列(FPGA)器件在芯片邏輯規(guī)模和處理速度等方面性能的迅速提高，用硬件編程實現(xiàn)無線功能的軟件無線電技術(shù)在理論和實用化上都趨于成熟和完善，因此可以把數(shù)字調(diào)制，數(shù)字上/下變頻，數(shù)字解調(diào)在同一塊FPGA上實現(xiàn)，即實現(xiàn)了中頻發(fā)射機和接收機一體化的片上可編程系統(tǒng)(SOPC，System On Programmabie Chip)。 本文首先根據(jù)指標要求對數(shù)字收發(fā)機方案進行設計，確定了適合不停車收費系統(tǒng)的全數(shù)字發(fā)射機和接收機的結(jié)構(gòu)，接著根據(jù)π/4-DQPSK發(fā)射機和接收機的理論，設計并實現(xiàn)了基于FPGA的成形濾波器SRRC、半帶濾波器HB和定時算法并給出性能分析，最后給出硬件測試平臺上結(jié)果和測試結(jié)果分析。
上傳時間： 2013-07-18
上傳用戶：saharawalker
這個是STC單片機的全系列頭文件. 這個是STC單片機的全系列頭文件
上傳時間： 2013-04-24
上傳用戶：1054154823
全橋的好書啊，據(jù)說是現(xiàn)在移相全橋類書籍的鼻祖啊
標簽： 移相全橋
上傳時間： 2013-07-03
上傳用戶：zhch602
十種精密全波整流電路 圖中精密全波整流電路的名稱,純屬本人命的名,只是為了區(qū)分;除非特殊說明,增益均按1設計. 圖1是最經(jīng)典的電路,優(yōu)
上傳時間： 2013-07-21
上傳用戶：zoushuiqi
LED顯示屏作為一項高新科技產(chǎn)品正引起人們的高度重視，它以其動態(tài)范圍廣，亮度高，壽命長，工作性能穩(wěn)定而日漸成為顯示媒體中的佼佼者，現(xiàn)已廣泛應用于廣告、證券、交通、信息發(fā)布等各方面，且隨著全彩屏顯示技術(shù)的日益完善，LED顯示屏有著廣闊的市場前景。 本文主要研究的對象為全彩色LED同步顯示屏控制系統(tǒng)，提出了一個系統(tǒng)實現(xiàn)方案，整個系統(tǒng)分三部分組成：DVI解碼電路、發(fā)送系統(tǒng)以及接收系統(tǒng)。DVI解碼模塊用于從顯卡的DVI口獲取視頻源數(shù)據(jù)，經(jīng)過T.D.M.S.解碼恢復出可供LED屏顯示的紅、綠、藍共24位像素數(shù)據(jù)和一些控制信號。發(fā)送系統(tǒng)用于將收到的數(shù)據(jù)流進行緩存，經(jīng)處理后發(fā)送至以太網(wǎng)芯片進行以太網(wǎng)傳輸。接收系統(tǒng)接收以太網(wǎng)上傳來的視頻數(shù)據(jù)流，經(jīng)過位分離操作后存入SRAM進行緩存，再串行輸入至LED顯示屏進行掃描顯示。然后，從多方面論述了該方案的可行性，仔細推導了LED顯示屏各技術(shù)參數(shù)之間的聯(lián)系及約束關(guān)系。 本課題采用可編程邏輯器件來完成系統(tǒng)功能，可編程邏輯器件具有高集成度、高速度、在線可編程等特點，不僅可以滿足高速圖像數(shù)據(jù)處理對速度的要求，而且增加了設計的靈活性，不需修改電路硬件設計，縮短了設計周期，還可以進行在線升級。
上傳時間： 2013-06-22
上傳用戶：jennyzai
激光測距是一種非接觸式的測量技術(shù)，已被廣泛使用于遙感、精密測量、工程建設、安全監(jiān)測以及智能控制等領(lǐng)域。早期的激光測距系統(tǒng)在激光接收機中通過分立的單元電路處理激光發(fā)、收信號以測量光脈沖往返時間，使得開發(fā)成本高、電路復雜，調(diào)試困難，精度以及可靠性相對較差，體積和重量也較大，且沒有與其他儀器相匹配的標準接口，上述缺陷阻礙了激光測距系統(tǒng)的普及應用。 本文針對激光測距信號處理系統(tǒng)設計了一套全數(shù)字集成方案，除激光發(fā)射、接收電路以外，將信號發(fā)生、信號采集、綜合控制、數(shù)據(jù)處理和數(shù)據(jù)傳輸五個部分集成為一塊專用集成電路。這樣就不再需要DA轉(zhuǎn)換和AD轉(zhuǎn)換電路和濾波處理等模塊，可以直接對信號進行數(shù)字信號處理。與分立的單元電路構(gòu)成的激光測距信號處琿相比，可以大大降低激光測距系統(tǒng)的成本，縮短激光測距的研制周期。并且由于專用集成電路帶有標準的RS232接口，可以直接與通信模塊連接，構(gòu)成激光遙測實時監(jiān)控系統(tǒng)，通過LED實時顯示測距結(jié)果。這樣使得激光測距系統(tǒng)只需由激光器LD、接收PD和一片集成電路組成即可，提出了橋梁的位移監(jiān)測技術(shù)方法，并設計出一種針對橋梁的位移監(jiān)測的具有既便攜、有效又經(jīng)濟實用的監(jiān)測樣機。 本文基于xil inx公司提供的開發(fā)環(huán)境(ise8.2)、和Virtex2P系列XC2VP30的開發(fā)版來設計的，提出一種基于方波的利用DCM(數(shù)字時鐘管理器)檢相的相位式測距方法；采用三把側(cè)尺頻率分別是30MHz、3MHz、lOkHz，對應的測尺長度分別為5米、50米和15000米，對應的精度分別為±0.02米、±0.5米和±5米。設計了一套激光測距全數(shù)字信號處理系統(tǒng)。為了證明本系統(tǒng)的準確性，另外設計了一套利用延時的方法來模擬激光光路，經(jīng)過測試，證明利用DCM檢相的相位式測距方法對于橋梁的位移監(jiān)測是可行的，測量精度和測量結(jié)果也滿足設計方案要求。
上傳時間： 2013-06-12
上傳用戶：fanboynet
軟件無線電(SDR)
上傳時間： 2013-06-13
上傳用戶：linlin
頻率是電子技術(shù)領(lǐng)域內(nèi)的一個基本參數(shù)，同時也是一個非常重要的參數(shù)。穩(wěn)定的時鐘在高性能電子系統(tǒng)中有著舉足輕重的作用，直接決定系統(tǒng)性能的優(yōu)劣。隨著電子技術(shù)的發(fā)展，測頻系統(tǒng)使用時鐘的提高，測頻技術(shù)有了相當大的發(fā)展，但不管是何種測頻方法，±1個計數(shù)誤差始終是限制測頻精度進一步提高的一個重要因素。 本設計闡述了各種數(shù)字測頻方法的優(yōu)缺點。通過分析±1個計數(shù)誤差的來源得出了一種新的測頻方法：檢測被測信號，時基信號的相位，當相位同步時開始計數(shù)，相位再次同步時停止計數(shù)，通過相位同步來消除計數(shù)誤差，然后再通過運算得到實際頻率的大小。根據(jù)M/T法的測頻原理，已經(jīng)出現(xiàn)了等精度的測頻方法，但是還存在±1的計數(shù)誤差。因此，本文根據(jù)等精度測頻原理中閘門時間只與被測信號同步，而不與標準信號同步的缺點，通過分析已有等精度澳孽頻方法所存在±1個計數(shù)誤差的來源，采用了全同步的測頻原理在FPGA器件上實現(xiàn)了全同步數(shù)字頻率計。根據(jù)全同步數(shù)字頻率計的測頻原理方框圖，采用VHDL語言，成功的編寫出了設計程序，并在MAX+PLUS Ⅱ軟件環(huán)境中，對編寫的VHDL程序進行了仿真，得到了很好的效果。最后，又討論了全同步頻率計的硬件設計并給出了電路原理圖和PCB圖。對構(gòu)成全同步數(shù)字頻率計的每一個模塊，給出了較詳細的設計方法和完整的程序設計以及仿真結(jié)果。
標簽： FPGA 數(shù)字頻率計
上傳時間： 2013-04-24
上傳用戶：qqoqoqo
在過去的十幾年間，F(xiàn)PGA取得了驚人的發(fā)展：集成度已達到1000萬等效門、速度可達到400～500MHz。隨著FPGA的集成度不斷增大，在高密度FPGA中，芯片上時鐘的分布質(zhì)量就變得越來越重要。時鐘延時和時鐘相位偏移已成為影響系統(tǒng)性能的重要因素。現(xiàn)在，解決時鐘延時問題主要使用時鐘延時補償電路。 為了消除FPGA芯片內(nèi)的時鐘延時，減小時鐘偏差，本文設計了內(nèi)置于FPGA芯片中的延遲鎖相環(huán)，采用一種全數(shù)字的電路結(jié)構(gòu)，將傳統(tǒng)DLL中的用模擬方式實現(xiàn)的環(huán)路濾波器和壓控延遲鏈改進為數(shù)字方式實現(xiàn)的時鐘延遲測量電路，和延時補償調(diào)整電路，配合特定的控制邏輯電路，完成時鐘延時補償。在輸入時鐘頻率不變的情況下，只需一次調(diào)節(jié)過程即可完成輸入輸出時鐘的同步，鎖定時間較短，噪聲不會積累，抗干擾性好。 在Smic0.18um工藝下，設計出的時鐘延時補償電路工作頻率范圍從25MHz到300MHz，最大抖動時間為35ps，鎖定時間為13個輸入時鐘周期。另外，完成了時鐘相移電路的設計，實現(xiàn)可編程相移，為用戶提供與輸入時鐘同頻的相位差為90度，180度，270度的相移時鐘；時鐘占空比調(diào)節(jié)電路的設計，實現(xiàn)可編程占空比，可以提供占空比為50/50的時鐘信號；時鐘分頻電路的設計，實現(xiàn)頻率分頻，提供1.5，2，2.5，3，4，5，8，16分頻時鐘。
標簽： FPGA 應用于 全數(shù)字 鎖相環(huán)
上傳時間： 2013-07-06
上傳用戶：LouieWu
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
