日韩另类视频,精品国产欧美一区二区五十路,国产精品流白浆视频

兩點適應非線性近似法

PD雷達導引頭對箔條的建模與仿真

文中對工作在脈沖多普勒體制下的雷達導引頭箔條回波進行了建模,并且分析了箔條回波的時域和頻域特性。基于箔條的整體運動特性,采用非遞歸濾波器法對箔條回波的幅度特性和功率譜特性進行了仿真實現,仿真結果與理論相符。箔條回波模型可用于PD雷達導引頭干擾技術研究領域和PD雷達導引頭抗干擾性能評估。

標簽： 雷達導引頭建模仿真

上傳時間： 2013-11-06

上傳用戶：萍水相逢
包含了二叉樹查找法

包含了二叉樹查找法，遞歸對半查找法，以及非對半查找法。

標簽： 二叉樹

上傳時間： 2013-12-04

上傳用戶：3到15
fpga 對數

在需要硬件實現對數運算的場合，其精度和速度是必須考慮的問題。目前硬件實現對數變換的方法主要有查表法、泰勒公式展開法和線性近似法。查表法所需要的存儲單元隨著精度的增加或輸入值范圍的增大而成指數增加；泰勒公式展開法需要乘法器，面積大不易實現；線性近似法的精度有限，且需要誤差校正電路，實現較難。

標簽： fpga 對數

上傳時間： 2016-05-24

上傳用戶：niepan100
LLC串聯諧振全橋DCDC變換器研究

高頻化、高功率密度和高效率，是DC/DC變換器的發展趨勢。傳統的硬開關變換器限制了開關頻率和功率密度的提高。移相全橋 PWM ZVS DC/DC變換器可以實現主開關管的wV5s，但滯后橋臂實現zwS的負載范圍較小：整流二極管存在反向恢復問題不利于效率的提高：輸入電壓較高時，變換器效率較低，不適合輸入電壓高和有掉電維持時間限制的高性能開關電源。LLC串聯諧振Dc/DC變換器是直流變換器研究領域的熱點，可以較好的解決移相全橋 PWM ZVS DC/DC變換器存在的缺點。但該變換器工作過程較為復雜，難于設計和控制，目前尚處于研究階段。本文以LLC串聯諧振全橋DC/DC變換器作為研究內容。以下是本文的主要研究工作：對LLC串聯諧振全橋DC/DC變換器的工作原理進行了詳細研究，利用基頻分量近似法建立了變換器的數學模型，確定了主開關管實現Zs的條件，推導了邊界負載條件和邊界頻率，確定了變換器的穩態工作區域，推導了輸入，輸出電壓和開關頻率以及負載的關系。仿真結果證明了理論分析的正確性采用擴展描述函數法建立了變換器在開關頻率變化時的小信號模型，在小信號模型的基礎上分析了系統的穩定性，根據動態性能的要求設計了控制器。仿真結果證明了理論分析的正確性討論了一臺500w實驗樣機的主電路和控制電路設計問題，給出了設計步驟，可以給實際裝置的設計提供參考。最后給出了實驗波形和實驗數據。實驗結果驗證了理論分析的正確性

標簽： llc

上傳時間： 2022-04-04

上傳用戶：
LLC串聯諧振全橋DCDC變換器的研究.

高頻化、高功率密度和高效率，是DC/DC變換器的發展趨勢。傳統的硬開關變換器限制了開關頻率和功率密度的提高。移相全橋PWNZVSDC/DC變換器可以實現主開關管的ZVS，但滯后橋臂實現ZVS的負載范圍較小：整流二極管存在反向恢復問題，不利于效率的提高；輸入電壓較高時，變換器效率較低，不適合輸入電壓高和有掉電維持時間限制的高性能開關電源。LLC串聯諧振DC/DC變換器是直流變換器研究領域的熱點，可以較好的解決移相全橋PWMZVSDC/DC變換器存在的缺點。但該變換器工作過程較為復雜，難于設計和控制，目前尚處于研究階段。本文以LLC串聯諧振全橋DC/DC變換器作為研究內容。以下是本文的主要研究工作：對LLC串聯諧振全橋DC/DC變換器的工作原理進行了詳細研究，利用基頻分量近似法建立了變換器的數學模型，確定了主開關管實現ZVS的條件，推導了邊界負載條件和邊界頻率，確定了變換器的穩態工作區域，推導了輸入，輸出電壓和開關頻率以及負載的關系。仿真結果證明了理論分析的正確性。采用擴展描述函數法建立了變換器在開關頻率變化時的小信號模型，在小信號模型的基礎上分析了系統的穩定性，根據動態性能的要求設計了控制器。仿真結果證明了理論分析的正確性。討論了一臺500m實驗樣機的主電路和控制電路設計問題，給出了設計步驟，可以給實際裝置的設計提供參考。最后給出了實驗波形和實驗數據。實驗結果驗證了理論分析的正確性。

標簽： llc 串聯諧振 dc/dc變換器

上傳時間： 2022-07-21

上傳用戶：
使用flash ActionScript實作Bezier curves,使用者可任意指定4個座標點去畫出相對應的貝氏曲線

使用flash ActionScript實作Bezier curves,使用者可任意指定4個座標點去畫出相對應的貝氏曲線

標簽： ActionScript Bezier curves flash

上傳時間： 2014-09-01

上傳用戶：1109003457
pcb layout design(臺灣硬件工程師15年經驗

PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或導通孔。11. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setup􀃆pads􀃆stacks

標簽： layout design pcb 硬件工程師

上傳時間： 2013-10-22

上傳用戶：pei5
IC封裝製程簡介(IC封裝制程簡介)

半導體的產品很多，應用的場合非常廣泛，圖一是常見的幾種半導體元件外型。半導體元件一般是以接腳形式或外型來劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導體元件的外型種類很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。從半導體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導體元件真正的的核心，是包覆在膠體或陶瓷內一片非常小的晶片，透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內部的晶片，圖三是以顯微鏡將內部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請注意圖三中有一條銲線從中斷裂，那是使用不當引發過電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。圖四是常見的LED，也就是發光二極體，其內部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來做分別，晶片是貼附在負極的腳上，經由銲線連接正極的腳。當LED通過正向電流時，晶片會發光而使LED發亮，如圖六所示。半導體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱為晶圓製造；後一段是將晶中片加以封裝成最後產品，稱為IC封裝製程，又可細分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節中將簡介這兩段的製造程序。

標簽： 封裝 IC封裝制程

上傳時間： 2014-01-20

上傳用戶：蒼山觀海
pcb layout design(臺灣硬件工程師15年經驗

PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或導通孔。11. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setup􀃆pads􀃆stacks

標簽： layout design pcb 硬件工程師

上傳時間： 2013-11-17

上傳用戶：cjf0304
IC封裝製程簡介(IC封裝制程簡介)

半導體的產品很多，應用的場合非常廣泛，圖一是常見的幾種半導體元件外型。半導體元件一般是以接腳形式或外型來劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導體元件的外型種類很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。從半導體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導體元件真正的的核心，是包覆在膠體或陶瓷內一片非常小的晶片，透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內部的晶片，圖三是以顯微鏡將內部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請注意圖三中有一條銲線從中斷裂，那是使用不當引發過電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。圖四是常見的LED，也就是發光二極體，其內部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來做分別，晶片是貼附在負極的腳上，經由銲線連接正極的腳。當LED通過正向電流時，晶片會發光而使LED發亮，如圖六所示。半導體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱為晶圓製造；後一段是將晶中片加以封裝成最後產品，稱為IC封裝製程，又可細分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節中將簡介這兩段的製造程序。

標簽： 封裝 IC封裝制程

上傳時間： 2013-11-04

上傳用戶：372825274