這是求分形關聯維數的另一個ＭＡＴＬＡＢ程序，希望對大家有用
標簽： 分形 關聯維數 程序
上傳時間： 2016-01-19
上傳用戶：lps11188
本套max 圖庫一共收集了50個 里面一共分別墅設計與繪制、常見戶型設計方案、電路圖的繪制、電梯間、經典小戶型的設計、 立面圖的繪制、營業廳、書房、天棚圖的繪制、玄關、珠寶展示柜、3個大型戶型的設計等綜合CAD 圖庫。 收集這些東西真的花了不少心血。衷心的希望大家可以珍惜我的勞動成果支持我們！ 因為我工作上的事情也非常忙。室內設計網一直我也沒時間管理和更新，直到今天晚。 在新的一年到來之時。給大家室內設計行業同仁一些幫助和方便，是最大的欣慰！ 也希望有更多的人心人士為我們提供類似材料和資源。 只要您有好的室內設計作品、設計軟件、設計圖庫、模型、設計行業的最新消息都可以告訴我們！
標簽： 繪制 max 圖庫 分
上傳時間： 2014-11-28
上傳用戶：xcy122677
用JBuilder2005開發,實現多人聊天,功能大體上類似于網易的聊天室,實現了私聊、悄悄話、分屏滾屏、禁止刷屏等功能.
標簽： JBuilder 2005 網易 分
上傳時間： 2013-12-20
上傳用戶：shawvi
DPLL由 鑒相器 模K加減計數器 脈沖加減電路 同步建立偵察電路 模N分頻器 構成. 整個系統的中心頻率(即signal_in和signal_out的碼速率的2倍) 為clk/8/N. 模K加減計數器的K值決定DPLL的精度和同步建立時間,K越大,則同步建立時間長,同步精度高.反之則短,低.
標簽： signal_out signal_in DPLL 模
上傳時間： 2013-12-26
上傳用戶：希醬大魔王
電器定時,時間自由設定,并通過LED顯示年、月、日、時、分、秒。
標簽： LED 電器 定時 分
上傳時間： 2016-01-20
上傳用戶：tyler
SPI串口的內核實現 分verilog和HDLC實現
標簽： verilog HDLC SPI 串口
上傳時間： 2014-01-16
上傳用戶：qb1993225
(Channel Estimation in OFDM Systems)正交分頻多工系統中的各種通道估測技術
標簽： Estimation Channel Systems OFDM
上傳時間： 2016-01-22
上傳用戶：nanfeicui
這是VB編程的一些常用的例子,比較全面,分章節說明
標簽： VB編程 比較 分
上傳用戶：sqq
一維信號的計盒分形維數，用 m a t l a b編輯的
標簽： 信號 分形
上傳時間： 2013-12-14
上傳用戶：685
使用verilog編寫分頻器，包括奇分頻和偶分頻，可以進行任意奇偶分頻
標簽： verilog 編寫 分頻器
上傳時間： 2016-01-23
上傳用戶：stvnash
蟲蟲下載站版權所有 京ICP備2021023401號-1
