国产精品天天摸av网,亚洲自拍欧美色图,黄色在线看片

利用IP

基于FPGA的GPIB接口IP核的研究與設計

基于FPGA的GPIB接口IP核的研究與設計

標簽： FPGA GPIB 接口 IP核

上傳時間： 2013-10-19

上傳用戶：wudu0932
利用Verilog_HDL實現基于FPGA的分頻方法

利用Verilog_HDL實現基于FPGA的分頻方法

標簽： Verilog_HDL FPGA 分頻

上傳時間： 2013-11-20

上傳用戶：atdawn
ISE新建工程及使用IP核步驟詳解

ISE新建工程及使用IP核步驟詳解

標簽： ISE IP核工程

上傳時間： 2015-01-01

上傳用戶：liuxinyu2016
基于FPGA的MIMO-OFDM基帶系統發射機的設計

介紹了多入多出-正交頻分復用（MIMO-OFDM）系統，并分析了其發射機的實現原理。充分利用Altera公司Stratix系列現場可編程門陣列（FPGA）芯片和IP（知識產權）核，提出了一種切實可行的MIMO-OFDM基帶系統發射機的FPGA實現方法。重點論述了適合于FPGA實現的對角空時分層編碼（D-BLAST）的方法和實現原理以及各個主要模塊的工作原理。并給出了其在ModelSim環境下的仿真結果。結果表明，本設計具有設計簡單、快速、高效和實時性好等特點。

標簽： MIMO-OFDM FPGA 基帶系統發射機

上傳時間： 2013-11-01

上傳用戶：wpt
wp379 AXI4即插即用IP

In the past decade, the size and complexity of manyFPGA designs exceeds the time and resourcesavailable to most design teams, making the use andreuse of Intellectual Property (IP) imperative.However, integrating numerous IP blocks acquiredfrom both internal and external sources can be adaunting challenge that often extends, rather thanshortens, design time. As today's designs integrateincreasing amounts of functionality, it is vital thatdesigners have access to proven, up-to-date IP fromreliable sources.

標簽： AXI4 379 wp 即插即用

上傳時間： 2013-11-11

上傳用戶：csgcd001
一種線性卷積實時實現方案

建了一個基于Altera 的EP2S60硬件處理平臺,利用Altera提供的FFT IP核,在100 MHz系統時鐘下,數據吞吐率可達100 Ms/s。

標簽： 線性卷積實現方案

上傳時間： 2015-01-02

上傳用戶：Zxcvbnm
XAPP740利用AXI互聯設計高性能視頻系統

This application note covers the design considerations of a system using the performance features of the LogiCORE™ IP Advanced eXtensible Interface (AXI) Interconnect core. The design focuses on high system throughput through the AXI Interconnect core with F MAX and area optimizations in certain portions of the design. The design uses five AXI video direct memory access (VDMA) engines to simultaneously move 10 streams (five transmit video streams and five receive video streams), each in 1920 x 1080p format, 60 Hz refresh rate, and up to 32 data bits per pixel. Each VDMA is driven from a video test pattern generator (TPG) with a video timing controller (VTC) block to set up the necessary video timing signals. Data read by each AXI VDMA is sent to a common on-screen display (OSD) core capable of multiplexing or overlaying multiple video streams to a single output video stream. The output of the OSD core drives the DVI video display interface on the board. Performance monitor blocks are added to capture performance data. All 10 video streams moved by the AXI VDMA blocks are buffered through a shared DDR3 SDRAM memory and are controlled by a MicroBlaze™ processor. The reference system is targeted for the Virtex-6 XC6VLX240TFF1156-1 FPGA on the Xilinx® ML605 Rev D evaluation board

標簽： XAPP 740 AXI 互聯

上傳時間： 2013-11-23

上傳用戶：shen_dafa
WP409利用Xilinx FPGA打造出高端比特精度和周期精度浮點DSP算法實現方案

WP409利用Xilinx FPGA打造出高端比特精度和周期精度浮點DSP算法實現方案： High-Level Implementation of Bit- and Cycle-Accurate Floating-Point DSP Algorithms with Xilinx FPGAs

標簽： Xilinx FPGA 409 DSP

上傳時間： 2013-10-21

上傳用戶：huql11633
XAPP483 - 利用 Platform Flash PROM 實現多重啟動功能

一些應用利用 Xilinx FPGA 在每次啟動時可改變配置的能力，根據所需來改變 FPGA 的功能。Xilinx Platform Flash XCFxxP PROM 的設計修訂 (Design Revisioning) 功能，允許用戶在單個PROM 中將多種配置存儲為不同的修訂版本，從而簡化了 FPGA 配置更改。在 FPGA 內部加入少量的邏輯，用戶就能在 PROM 中存儲的多達四個不同的修訂版本之間進行動態切換。多重啟動或從多個設計修訂進行動態重新配置的能力，與 Spartan™-3E FPGA 和第三方并行 flashPROM 一起使用時所提供的 MultiBoot 選項相似。本應用指南將進一步說明 Platform Flash PROM 如何提供附加選項來增強配置失敗時的安全性，以及如何減少引腳數量和板面積。此外，Platform Flash PROM 還為用戶提供其他優勢：iMPACT 編程支持、單一供應商解決方案、低成本板設計和更快速的配置加載。本應用指南還詳細地介紹了一個包含 VHDL 源代碼的參考設計。

標簽： Platform Flash XAPP PROM

上傳時間： 2013-10-10

上傳用戶：wangcehnglin
XAPP058 -利用嵌入式微控制器實現Xilinx系統編程

Xilinx 高性能 CPLD、FPGA 和配置 PROM 系列具備在系統可編程性、可靠的引腳鎖定以及JTAG 邊界掃描測試功能。此強大的功能組合允許設計人員在進行重大更改時，仍能保留原始的器件引腳，從而避免重組 PC 板。通過利用嵌入式控制器從板載 RAM 或 EPROM 對這些CPLD 和 FPGA 編程，設計人員可輕松升級、修改和測試設計，即使在現場也是如此。

標簽： Xilinx XAPP 058 嵌入式

上傳時間： 2013-11-03

上傳用戶：dongbaobao

<noscript id="g0keo"></noscript>