中文字幕影音在线,欧美一级一片,日韩精品久久久免费观看

制式

FSK制式解碼原理及實現方法

FSK制式解碼原理及實現方法、解碼數學原理、實現方法

標簽： FSK 制式解碼原理實現方法

上傳時間： 2018-07-23

上傳用戶：dylan_liu
建造師考試定制式輔導

建造師考試定制式輔導建造師考試定制式輔導建造師考試定制式輔導建造師考試定制式輔導建造師考試定制式輔導

標簽： 建造師考試定制式輔導定制

上傳時間： 2019-05-11

上傳用戶：baozi305
華為WCDMA全網解決方案.rar

華為WCDMA全網解決方案:本章首先介紹WCDMA系統不同版本之間演進過程，使讀者對WCDMA制式有總體的認識；接著從具體的網絡建設角度出發，介紹了華為WCDMA全網解決方案。 10.1 WCDMA演進概述 10.1.1 標準進展概述 WCDMA技術從出現以來逐漸演進發展為R99/R4/R5/R6等多個階段，其中R99協議于2000年3月(3GPP官方說法是1999年12月)凍結功能，經過兩年時間的完善，協議已經成熟；R4協議于2001年3月凍結功能，協議已經穩定。R5協議于2002年3月（部分功能6月）凍結功能。R6協議預計在2004年12月左右凍結功能。圖10-1 3G協議的發展趨勢 WCDMA系統相對于GSM網絡和GPRS網絡來說，一個最重要的變化就是無線網絡的改變。WCDMA網絡中，使用無線接入系統RAN來取代了GSM中的基站子系統BSS。 R99版本的WCDMA核心網從網絡形態上來說，可以看作是GSM的核心網絡和GPRS的核心網絡的組合。也即R99的核心網絡分為電路域和分組域。電路域與GSM的核心網構造基本相同，分組域與GPRS的核心網構造基本相同。 R4版本的核心網絡相對于R99版本來說，最大的變化就在于R99核心網電路域中MSC網元的功能在R4版本中由MSC Server和MGW來完成。其中MSC Server處理信令，MGW處理話音。分組域沒有什么變化。具體可參見第三章系統結構的相關內容。 R4協議的核心網絡具有TDM和IP兩種組網方式。采用TDM方式組網時，R4網絡的網絡規劃建設與R99網絡有不少相近之處。比如在建設匯接網絡、信令網絡等方面，很多考慮都是相同的。采用IP方式組網的時候，R4的網絡規劃建設則與R99有了不小的區別。 R5版本的核心網絡相對于R4版本來說，多了一個IMS（IP多媒體子系統）域，增加了相應的設備和接口；電路域和分組域的網絡結構則沒有什么大變化。同時由于網絡功能的增強，部分設備功能也進行了升級。

標簽： WCDMA 華為方案

上傳時間： 2013-07-24

上傳用戶：13517191407
基于FPGA的H264編碼器的硬件的實現.rar

對于H.264視頻編碼系統，雖然單純用軟件也可以實現整個編碼過程，但是由于整個編碼系統的算法復雜度很高，里面又有大量的數學運算，使得軟件的計算能力差、速度慢，容易造成總線擁擠，所以單純地依靠軟件無法實現視頻編碼的要求。為了縮短整個編碼的時間，提高編碼系統的工作效率，有必要將軟件中耗費時間和資源較多的模塊用硬件來實現。本文正是基于上述的想法，通過使用FPGA豐富的內部資源來實現H.264的編碼。本系統流程是首先使用視頻解碼芯片SAA7113將從攝像頭傳輸過來的PAL制式數據轉換為ITU656格式的數字視頻數據，然后由FPGA讀取并進行預測、變換和編碼，最后將編碼生成的碼流通過USB接口發送到PC端進行解碼和顯示。

標簽： FPGA H264 編碼器

上傳時間： 2013-06-30

上傳用戶：hehuaiyu
WCDMA數字直放站數字上下變頻及降低峰均比的研究與FPGA實現.rar

隨著3G網絡建設的展開，移動用戶數量逐漸增加，用戶和運營商對網絡的質量和覆蓋要求也越來越高。而在實際工作中，基站成本在網絡投資中占有很大比例，并且基站選址是建網的主要難題之一。同基站相比，直放站以其性價比高、建設周期短等優點在我國移動網絡上有著大量的應用。目前，直放站已成為提高運營商網絡質量、解決網絡盲區或弱區問題、增強網絡覆蓋的主要手段之一。但由于傳統的模擬直放站受周邊環境因素影響較大、抗干擾能力較差、傳輸距離受限、功放效率低，同時設備間沒有統一的協議規范，無法滿足系統廠商與直放站廠商的兼容，所以移動通信市場迫切需要通過數字化來解決這些問題。本文正是以設計新型數字化直放站為目標，以實現數字中頻系統為研究重心，圍繞數字中頻的相關技術而展開研究。文章介紹了數字直放站的研究背景和國內外的研究現狀，闡述了數字直放站系統的設計思想及總體實現框圖，并對數字直放站數字中頻部分進行了詳細的模塊劃分。針對其中的數字上下變頻模塊設計所涉及到的相關技術作詳細介紹，涉及到的理論主要有信號采樣理論、整數倍內插和抽取理論等，在理論基礎上闡述了一些具體模塊的高效實現方案，最終利用FPGA實現了數字變頻模塊的設計。在數字直放站系統中，降低峰均比是提高功放工作效率的關鍵技術之一。本文首先概述了降低峰均比的三類算法，然后針對目前常用的幾種算法進行了仿真分析，最后在綜合考慮降低峰均比效果與實現復雜度的基礎上，提出了改進的二次限幅算法。通過仿真驗證算法的有效性后，針對其中的噪聲整形濾波器提出了“先分解，再合成”的架構實現方式，并指出其中間級窄帶濾波器采用內插級聯的方式實現，最后整個算法在FPGA上實現。在軟件無線電思想的指導下，本文利用系統級的設計方法完成了WCDMA數字直放站中頻系統設計。遵照3GPP等相關標準，完成了系統的仿真測試和實物測試。最后得出結論：該系統實現了WCDMA數字直放站數字中頻的基本功能，并可保證在現有硬件不變的基礎上實現不同載波間平滑過渡、不同制式間輕松升級。

標簽： WCDMA FPGA 數字

上傳時間： 2013-07-07

上傳用戶：林魚2016
QPSK基帶通信設計及其FPGA實現的研究

　　全數字調制解調技術具有多速率、多制式、智能性等特點，這極大的提高了通信系統的靈活性和通用性，符合未來通信技術發展的方向?！　”疚膹娜缦聨讉€方面對全數字調制解調器進行了深入系統研究：1，在介紹全數字調制解調器的發展現狀和研究QPSK通信調制解調方式的基礎上，依據軟件定性仿真分析了QPSK正交調制解調系統，設計出了滿足系統要求的實現電路框圖并選定了芯片；2，在完成了基于FPGA芯片實現QPSK調制解調的算法方案設計基礎上，利用VHDL語言完成了芯片程序的設計，并對其進行了調試和功能仿真；3，利用設計出的調制解調器與選定的AD、DA、正交調制解調芯片，完成了QPSK通信系統的硬件電路的設計并完成了調制電路的研制；4，完成電路的信息速率大于300Kbps，產生的中頻信號中心頻率70MHz，帶寬500KHz，滿足系統設計要求，由于時間關系解調電路仍在調試中。　　本文基于FPGA實現的QPSK數字調制解調器具有體積小、集成度高和軟件可升級等優點，這為設計高集成和高靈活性的通信系統提供了技術基礎。

標簽： QPSK FPGA 基帶通信設計

上傳時間： 2013-07-08

上傳用戶：xinshou123456
基于ARM和DSP的鐵路信號測試儀設計（DSP部分）

UM71系列(包括ZPW-2000A)無絕緣軌道電路已成為我國鐵路的主流制式，軌道電路的正常工作對行車安全意義重大。軌道信號失真或者受到噪聲污染有可能導致鐵路信號設備錯誤動作進而發生行車事故。通過對鐵路信號做出監測以及判斷，可以幫助信號設備維護人員對故障設備進行及時修復從而避免事故發生。本文設計了一種基于ARM/DSP雙核結構的鐵路信號測試儀，用以幫助設備維護人員及時檢修故障設備。其中，DSP芯片選用TI公司的32位浮點處理器TMS320VC33作為信號分析與處理的核心，實現信號的解調、頻譜分析和細化處理等功能。本測試儀作為一種實時的信號檢測設備，充分利用了浮點DSP芯片高效靈活以及系統可裁減的特性，因而更適合于現場環境的應用。本測試儀主要針對目前使用較為廣泛的UM71、ZPW-2000A系統以及站內25Hz相敏軌道電路，實現對移頻信號的數字解調、區間載波頻率檢測、信號幅度檢測、站內軌道信號的相位角及其幅度檢測等功能。本文著重分析了頻譜細化技術中的ZFFT算法在實時信號分析中的應用，采用ZFFT算法可以在保證運算效率的同時提高頻譜的分辨率。在此基礎上，本文就這種算法提出了若干改進措施并且通過MATLAB對該算法及其改進措施進行了軟件仿真。同時本文完成了基于這種算法的DSP軟件設計：為了提高系統實時性，DSP算法均采用匯編語言實現。理論分析和實驗表明調制頻率的分辨率可以達到0.03Hz，滿足實際應用要求。此外，本文設計了測試儀的硬件結構，主要是VC33的外圍器件及其與雙口RAMCY7C028的接口電路，以及基于這個接口電路的通信規程。

標簽： DSP ARM 鐵路信號試儀設計

上傳時間： 2013-06-29

上傳用戶：qazwsxedc
WCDMA數字直放站數字上下變頻

隨著3G網絡建設的展開，移動用戶數量逐漸增加，用戶和運營商對網絡的質量和覆蓋要求也越來越高。而在實際工作中，基站成本在網絡投資中占有很大比例，并且基站選址是建網的主要難題之一。同基站相比，直放站以其性價比高、建設周期短等優點在我國移動網絡上有著大量的應用。目前，直放站已成為提高運營商網絡質量、解決網絡盲區或弱區問題、增強網絡覆蓋的主要手段之一。但由于傳統的模擬直放站受周邊環境因素影響較大、抗干擾能力較差、傳輸距離受限、功放效率低，同時設備間沒有統一的協議規范，無法滿足系統廠商與直放站廠商的兼容，所以移動通信市場迫切需要通過數字化來解決這些問題。本文正是以設計新型數字化直放站為目標，以實現數字中頻系統為研究重心，圍繞數字中頻的相關技術而展開研究。文章介紹了數字直放站的研究背景和國內外的研究現狀，闡述了數字直放站系統的設計思想及總體實現框圖，并對數字直放站數字中頻部分進行了詳細的模塊劃分。針對其中的數字上下變頻模塊設計所涉及到的相關技術作詳細介紹，涉及到的理論主要有信號采樣理論、整數倍內插和抽取理論等，在理論基礎上闡述了一些具體模塊的高效實現方案，最終利用FPGA實現了數字變頻模塊的設計。在數字直放站系統中，降低峰均比是提高功放工作效率的關鍵技術之一。本文首先概述了降低峰均比的三類算法，然后針對目前常用的幾種算法進行了仿真分析，最后在綜合考慮降低峰均比效果與實現復雜度的基礎上，提出了改進的二次限幅算法。通過仿真驗證算法的有效性后，針對其中的噪聲整形濾波器提出了“先分解，再合成”的架構實現方式，并指出其中間級窄帶濾波器采用內插級聯的方式實現，最后整個算法在FPGA上實現。在軟件無線電思想的指導下，本文利用系統級的設計方法完成了WCDMA數字直放站中頻系統設計。遵照3GPP等相關標準，完成了系統的仿真測試和實物測試。最后得出結論：該系統實現了WCDMA數字直放站數字中頻的基本功能，并可保證在現有硬件不變的基礎上實現不同載波間平滑過渡、不同制式間輕松升級。

標簽： WCDMA 數字下變頻直放站

上傳時間： 2013-04-24

上傳用戶：趙安qw
基于FPGA的短波數字信號調制解調

在衛星通信、移動通信技術快速發展的今天，短波這一最古老和傳統的通信方式不僅沒有被淘汰，還在快速發展。其通信距離遠、設備簡單以及移動方便等優點被廣泛應用于無線通信領域。數字調制技術作為通信領域中極為重要的一個方面，也得到了迅速發展。全數字調制解調技術的使用使各類現代調制解調技術融合一體，目前國內多速率/多制式調制解調大多基于通用．DSP實現，支持的速率比較低。由于運算量大和硬件參數的限制，采用通用DSP無法勝任高速率調制解調的任務。現代FPGA可以提供支持以低系統丌銷、低成本實現高速乘．累加超前進位鏈的DSP算法。本文采用理論與實踐相結合的方式研究基于FPGA技術來實現短波數字信號的調制解調。通過對具體的FPGA系統設計與調試，將理論應用到實際中。本文通過具體的EPlC60240C8芯片作為處理器的FPGA實驗板，研究了短波數字信號調制解調的設計與丌發過程。分析了現代通信的各種調制方式．誤碼率。得出了不同的調制方式的優劣性。最后重點提出了QPSK的調制解調方法。給出了Qf'SK的調制解調框圖、QPSK的SystemView系統仿真、VHDL程序進行調制解調，在OUARTUS上進行仿真。然后設計AD/DA輸入輸出電路，對短波數字信號進行調制解調。通過設計的AD/DA電路輸入短波數字信號進行調制解調，然后輸出原始的模擬信號。文中還對比了其他的調制解調方式，通過對比，發現不同的調制解調方式對短波信號的影響。最后，通過比較FPGA與DSP在處理高速率、大容量的數字信號，得出不同的結論。展示了FPGA在這方面的優越性。

標簽： FPGA 短波數字信號調制解調

上傳時間： 2013-06-05

上傳用戶：362279997
可重構24bit音頻過采樣DAC的FPGA

基于過采樣和∑-△噪聲整形技術的DAC能夠可靠地把數字信號轉換為高精度的模擬信號(大于等于16位)。采用這一架構進行數模轉換具有諸多優點，例如極低的失配噪聲和更高的可靠性，便于實現嵌入式集成等，最重要的是可以得到其他DAC結構所無法達到的精度和動態范圍。在高精度測量，音頻轉換，汽車電子等領域有著廣泛的應用價值。本文采用∑-△結構以FPGA方式實現了一個具有高精度的數模轉換器，在24比特的輸入信號下，達到了約150dB的信噪比。作為一個靈活的音頻DAC實現方案。該DAC可以對CD/DVD/HDCD/SACD等多種制式下的音頻信號進行處理，接受并轉換采樣率為32/44.1/48/88.2/96/192kHz，字長為16/18/20/24比特的PCM數據，具備良好的兼容性和通用性。由于非線性和不穩定性的存在，高階∑-△調制器的設計與實現存在較大的難度。本文綜合大量文獻中的經驗原則和方法，闡述了穩定的高階高精度調制器的設計流程；并據此設計了達到24bit精度和滿量程輸入范圍的的5階128倍調制器。本文創新性地提出了∑-△調制器的一種高效率流水線實現結構。分析表明，與其他常見的∑-△調制器實現結構相比，本方案具有結構簡單、運算單元少等優點；此外在同樣信號采樣率下，調制器所需的時鐘頻率大大降低。文中的過采樣濾波模塊采用三級半帶濾波器和一個可變CIC濾波器級聯組成，可以達到最高128倍的過采樣比，同時具有良好的通帶和阻帶特性。在半帶濾波器的設計中采用了CSD編碼，使結構得到了充分的簡化。本文提出的過采樣DAC方案具有可重配置結構，讓使用者能夠方便地控制過采樣比和調制器階數。通過積分梳狀濾波器的配置，能夠獲得32/64/128倍的不同過采樣比，從而實現對于32～192kHz多種采樣率輸入的處理。在不同輸入字長情況下，通過調制器的重構，則可以將調制器由高精度的5階模式改變為功耗更低的3階模式，滿足不同分辨率信號輸入時的不同精度要求。這是本文的另一創新之處。目前，該過采樣DAC已經在XilinxVirtexⅡ系列FPGA器件下得到硬件實現和驗證。測試表明，對于從32kHz到192kHz的不同輸入信號，該DAC模塊輸出1比特碼流的帶內信噪比均能滿足24比特數據轉換應用的分辨率要求。

標簽： FPGA bit DAC 24

上傳時間： 2013-07-08

上傳用戶：從此走出陰霾