隨著信息產業的不斷發展,人們對數據傳輸速率要求越來越高,從而對數據發送端和接收端的性能都提出了更高的要求。接收機的一個重要任務就是在于克服各種非理想因素的干擾下,從接收到的被噪聲污染的數據信號中提取同步信息,并進而將數據正確的恢復出來。而數據恢復電路是光纖通信和其他許多類似數字通信領域中不可或缺的關鍵電路,其性能決定了接收端的總體性能。 目前,數據恢復電路的結構主要有“時鐘提取”和“過采樣”兩種結構。基于“過采樣”的數據恢復方法的關鍵是過采樣,即通過引入參考時鐘,并增加時鐘源個數的方式來代替第一種方法中的“時鐘提取”。與“時鐘提取”的數據恢復方法相比,基于“過采樣”的數據恢復方法在性能上還有較大的差距,但是后者擁有高帶寬、立即鎖存能力、較低的等待時間和更高的抖動容限,更易于通過數字的方法實現,實現更簡單,成本更低,并且這是一種數字化的模擬技術。如果能通過“過采樣”方法在普通的邏輯電路上實現622.08Mb/s甚至更高速率的數據恢復,并將它作為一個IP模塊來代替專用的時鐘恢復芯片,這無疑將是性能和成本的較好結合。 本文主要研究“過采樣”數據恢復電路的基本原理,通過全數字的設計方法,給出了在低成本可編程器件FPGA上實現數據恢復電路兩種不同的過采樣的實現方案,即基于時鐘延遲的過采樣和基于數據延遲的過采樣。基于時鐘延遲的過采樣數據恢復電路方案,通過測試驗證,其最高恢復的數據傳輸率可達到640Mb/s。測試結果表明,采用該方案實現的時鐘恢復電路可工作在光纖通信系統STM-4速率級,即622.08MHz頻率上,各方面指標基本符合要求。
上傳時間： 2013-04-24
上傳用戶：axxsa
激光測距是隨著激光技術的出現而發展起來的一種精密測量技術，因其良好的精確度特性廣泛地應用在軍事和民用領域。但傳統的激光測距系統大多采用分立的單元電路搭建而成，不僅造成了開發成本較高，電路較復雜，調試困難等諸多問題，而且這種系統體積和重量較大，嚴重阻礙了激光測距系統的普及應用，因此近年來激光測距技術向著小型化和集成化的方向發展。本文就旨在找出一種激光測距的集成化方案，將激光接收電路部分集成為一個專用集成電路，使傳統的激光測距系統簡化成三個部分，激光器LD、接收PD和一片集成電路芯片。 本文設計的激光測距系統基于相位差式激光測距原理，綜合當前所有的測相技術，提出了一種基于FPGA的芯片運用DCM的動態移相功能實現相位差測量的方法。該方法實現起來方便快捷，無需復雜的過程計算，不僅能夠達到較高的測距精度，同時可以大大簡化外圍電路的設計，使測距系統達到最大程度的集成化，滿足了近年來激光測距系統向小型化和集成化方向發展的要求，除此，該方法還可以減少環境因素對測距誤差的影響，降低測距系統對測試環境的要求。本論文的創新點有： 1.基于方波實現激光的調制和發射，簡化了復雜的外圍電路設計； 2.激光測距的數據處理系統在一片FPGA芯片上實現，便于系統的集成。 在基于DCM的激光測距方案中，本文詳細的敘述了利用DCM測相的基本原理，并給出了由相位信息得到距離信息的計算過程，然后將利用不同測尺測得的結果進行合成，并最終將距離的二進制信息轉換成十進制顯示出來。本文以Xilinx公司Virtex-II Pro開發板做為開發平臺，通過編程和仿真驗證了該測距方案的可行性。在采用多次測量求平均值的情況下，該測距方案的測距精度可以達到3mm，測距量程可達100m。該方案設計新穎，可將整個的數據處理系統在FPGA芯片中實現，為最終的專用集成芯片的設計打下了基礎，有利于測距系統的集成單片化。
上傳時間： 2013-06-20
上傳用戶：lili1990
擴頻通信技術是信息時代的三大高技術通信傳輸方式之一，與常規的通信技術相比。具有低截獲率、強抗噪聲、抗干擾性，具有信息隱蔽和多址通信等特點，目前已從軍事領域向民用領域迅速發展。在民用化之后，它被迅速推廣到各種公用和專用通信網絡之中，如衛星通信、數據傳輸、定位、測距等系統中。 擴頻通信技術中，最常見的是直接序列擴頻通信(DSSS)系統，然而目前專用擴頻芯片大部分功能都已固化。缺少產品開發的靈活性。其次，目前用FPGA與DSP相結合實現的直接序列擴頻的收發系統比較多，系統復雜且成本高。另外，現代擴頻通信系統在接收和發送端需要完成許多快速復雜的信號處理，這對電路的可靠性和處理速度提出了更高的要求。因此，設計一個全部用FPGA技術實現的擴頻通信收、發系統具有較強的實際應用價值。 根據FPGA的高速并行處理能力和全硬件實現的特點，采用直接序列擴頻技術，借助QuartusⅡ6.0及Protel99se工具，完成了系統的軟件仿真和硬件電路設計。實驗結果表明，比用傳統的FPGA與DSP相結合實現方式，提高了處理速度，減少了硬件延時。同時采用了流水線技術，提高了系統并行處理的能力。并且系統功能可以通過程序來修改和升級，與專用擴頻芯片相比，具有很大的靈活性。所有模塊都集成在一個芯片中，提高了系統的穩定性和可靠性。
上傳時間： 2013-05-18
上傳用戶：天天天天
激光測距是一種非接觸式的測量技術，已被廣泛使用于遙感、精密測量、工程建設、安全監測以及智能控制等領域。早期的激光測距系統在激光接收機中通過分立的單元電路處理激光發、收信號以測量光脈沖往返時間，使得開發成本高、電路復雜，調試困難，精度以及可靠性相對較差，體積和重量也較大，且沒有與其他儀器相匹配的標準接口，上述缺陷阻礙了激光測距系統的普及應用。 本文針對激光測距信號處理系統設計了一套全數字集成方案，除激光發射、接收電路以外，將信號發生、信號采集、綜合控制、數據處理和數據傳輸五個部分集成為一塊專用集成電路。這樣就不再需要DA轉換和AD轉換電路和濾波處理等模塊，可以直接對信號進行數字信號處理。與分立的單元電路構成的激光測距信號處琿相比，可以大大降低激光測距系統的成本，縮短激光測距的研制周期。并且由于專用集成電路帶有標準的RS232接口，可以直接與通信模塊連接，構成激光遙測實時監控系統，通過LED實時顯示測距結果。這樣使得激光測距系統只需由激光器LD、接收PD和一片集成電路組成即可，提出了橋梁的位移監測技術方法，并設計出一種針對橋梁的位移監測的具有既便攜、有效又經濟實用的監測樣機。 本文基于xil inx公司提供的開發環境(ise8.2)、和Virtex2P系列XC2VP30的開發版來設計的，提出一種基于方波的利用DCM(數字時鐘管理器)檢相的相位式測距方法；采用三把側尺頻率分別是30MHz、3MHz、lOkHz，對應的測尺長度分別為5米、50米和15000米，對應的精度分別為±0.02米、±0.5米和±5米。設計了一套激光測距全數字信號處理系統。為了證明本系統的準確性，另外設計了一套利用延時的方法來模擬激光光路，經過測試，證明利用DCM檢相的相位式測距方法對于橋梁的位移監測是可行的，測量精度和測量結果也滿足設計方案要求。
上傳時間： 2013-06-12
上傳用戶：fanboynet
正交頻分復用(OFDM)技術是一種多載波數字調制技術，具有頻譜利用率高、抗多徑干擾能力強、成本低等特點，適合無線通信的高速化、寬帶化及移動化的需求，將成為下一代無線通信系統(4G)的核心調制傳輸技術。 本文首先描述了OFDM技術的基本原理。對OFDM的調制解調以及其中涉及的特性和關鍵技術等做了理論上的分析，指出了OFDM區別于其他調制技術的巨大優勢；然后針對OFDM中的信道估計技術，深入分析了基于FFT級聯的信道估計理論和基于聯合最大似然函數的半盲分組估計理論，在此基礎上詳細研究描述了用于OFDM系統的迭代的最大似然估計算法，并利用Matlab做了相應的仿真比較，驗證了它們的有效性。 而后，在Matlab中應用Simulink工具構建OFDM系統仿真平臺。在此平臺上，對OFDM系統在多徑衰落、高斯白噪聲等多種不同的模型參數下進行了仿真，并給出了數據曲線，通過分析結果可正確評價OFDM系統在多個方面的性能。 在綜合了OFDM的系統架構和仿真分析之后，設計并實現了基于FPGA的OFDM調制解調系統。首先根據802.16協議和OFDM系統的具體要求，設定了合理的參數；然后從調制器和解調器的具體組成模塊入手，對串/并轉換，QPSK映射，過采樣處理，插入導頻，添加循環前綴，IFFT/FFT，幀同步檢測等各個模塊進行硬件設計，詳細介紹了各個模塊的設計和實現過程，并給出了相應的仿真波形和參數說明。其中，針對定點運算的局限性，為系統設計并自定義了24位的浮點運算格式，參與傅立葉反變換和傅立葉變換的運算，在系統參數允許的范圍內，充分利用了有限資源，提高了系統運算精度；然后重點描述了基于FPGA的快速傅立葉變換算法的改進、優化和設計實現，針對原始快速傅立葉變換FPGA實現算法運算空閑時間過多，資源占用較大的問題，提出了帶有流水作業功能、資源占用較少的快速傅立葉變換優化算法設計方案，使之運用于OFDM基帶處理系統當中并加以實現，結果滿足系統參數的需求。最后以理論分析為依據，對整個OFDM的基帶處理系統進行了系統調試與性能分析，證明了設計的可行性。 綜上所述，本文完成了一個基于FPGA的OFDM基帶處理系統的設計、仿真和實現。本設計為OFDM通信系統的進一步改進提供了大量有用的數據。
上傳時間： 2013-04-24
上傳用戶：vaidya1bond007b1
《計算機組成原理》是計算機系的一門核心課程。但是它涉及的知識面非常廣，內容包括中央處理器、指令系統、存儲系統、總線和輸入輸出系統等方面，學生在學習該課程時，普遍覺得內容抽象難于理解。但借助于該計算機組成原理實驗系統，學生通過實驗環節，可以進一步融會貫通學習內容，掌握計算機各模塊的工作原理，相互關系的來龍去脈。 為了增強實驗系統的功能，提高系統的靈活性，降低實驗成本，我們采用FPGA芯片技術來徹底更新現有的計算器組成原理實驗平臺。該技術可根據用戶要求為芯片加載由VHDL語言所編寫出的不同的硬件邏輯，FPGA芯片具有重復編程能力，使得系統內硬件的功能可以像軟件一樣被編程，這種稱為“軟”硬件的全新系統設計概念，使實驗系統具有極強的靈活性和適應性。它不僅使該系統性能的改進和擴充變得十分簡易和方便，而且使學生自己設計不同的實驗變為可能。計算機組成原理實驗的最終目的是讓學生能夠設計CPU，但首先，學生必須知道CPU的各個功能部件是如何工作，以及相互之間是如何配合構成CPU的。因此，我們必須先設計出一個教學用的以FPGA芯片為核心的硬件平臺，然后在此基礎上開發出VHDL部件庫及主要邏輯功能，并設計出一套實驗。 本文重點研究了基于FPGA芯片的VHDL硬件系統，由于VHDL的高標準化和硬件描述能力，現代CPU的主要功能如計算，存儲，I/O操作等均可由VHDL來實現。同時設計實驗內容，包括時序電路的組成及控制原理實驗、八位運算器的組成及復合運算實驗、存儲器實驗、數據通路實驗、浮點運算器實驗、多流水線處理器實驗等，這些實驗形成一個相互關聯的系統。每個實驗先由教師講解原理及原理圖，學生根據教師提供的原理圖，自己用MAX+PLUSII完成電路輸入，學生實驗實際上是編寫VHDL，不需要寫得很復雜，只要能調用接口，然后將程序燒入平臺，這樣既不會讓學生花太多的時間在畫電路圖上，又能讓學生更好的理解每個部件的工作原理和工作過程。 論文首先研究分析了FPGA硬件實驗平臺，即實驗系統的硬件組成。系統采用FPGA-XC4010EPC84，62256CPLD以及其他外圍芯片(例如74LS244，74LS275)組成。根據不同的實驗要求，規劃不同實驗控制邏輯。用戶可選擇不同的實驗邏輯，通過把實驗邏輯下載到FPGA芯片中構成自己的實驗平臺。 其次，論文詳細的闡述了VHDL模塊化設計，如何運用VHDL技術來依次實現CPU的各個功能部件。VHDL語言作為一種國際標準化的硬件描述語言，自1987年獲得IEEE批準以來，經過了1993年和2001年兩次修改，至今已被眾多的國際知名電子設計自動化(EDA)工具研發商所采用，并隨同EDA設計工具一起廣泛地進入了數字系統設計與研發領域，目前已成為電子業界普遍接受的一種硬件設計技術。再次，論文針對實驗平臺中遇到的較為棘手的多流水線等問題，也進行了深入的闡述和剖析。學生需要什么樣的實驗條件，實驗內容及步驟才能了解當今CPU所采用的核心技術，才能掌握CPU的設計，運行原理。另外，本論文的背景是需要學生熟悉基本的VHDL知識或技能，因為實驗是在編寫VHDL代碼的前提下完成的。 本文在基于實驗室的環境下，基本上較為完整的實現了一個基于FPGA的實驗平臺方案。在此基礎上，進行了部分功能的測試和部分性能方面的分析。本論文的研究，為FPGA在實際系統中的應用提供研究思路和參考方案。論文的研究結果將對FPGA與VHDL標準的進一步發展具有重要的理論和現實意義。
上傳時間： 2013-04-24
上傳用戶：小強mmmm
本文介紹了一種采用單片FPGA 芯片進行出租車計費器的設計方法，主要闡述如何使用新興的EDA 器件取代傳統的電子設計方法，利用FPGA 的可編程性，簡潔而又多變的設計方法，縮短了研發周期，同時使出租車計費器體積更小功能更強大。本設計不僅實現了出租車計費器所需的一些基本功能，同時考慮到出租車行業的一些特殊性，更注重了把一些新的思路加入到設計中。主要包括采用了FPGA 芯片，使用VHDL 語言進行編程，使其具有了更強的移植性，更加利于產品升級；利用LCD 液晶顯示取代了傳統的LED顯示，使其在顯示時更靈活多變，可以按需要改變顯示內容而不拘泥于硬件； 靈活的計價標準設定使得油價波動等成本因數和出租車價格聯動成為可能； 同時也增加了統計功能、密碼設定、超速警報、路橋費等新的功能使得本設計更加具有實用價值。
上傳時間： 2013-08-02
上傳用戶：sardinescn
本文應用EDA技術，基于FPGA器件設計與實現UART，并采用CRC校驗。主要工作如下： 1、在異步串行通信電路部分完全用FPGA來實現。選用Xilinx公司的SpartanⅢ系列的XC3S1000來實現異步串行通信的接收、發送和接口控制功能，利用FPGA集成度比較高，具有在線可編程能力，在其完成各種功能的同時，完全可以將串行通信接口構建其中，可根據實際需求分配資源。 2、利用VerilogHDL語言非常容易掌握，功能比VHDL更強大的特點，可以在設計時不斷修改程序，來適用不同規模的應用，而且采用Verilog輸入法與工藝性無關，利用系統設計時對芯片的要求，施加不同的約束條件，即可設計出實際電路。 3、利用ModelSim仿真工具對程序進行功能仿真和時序仿真，以驗證設計是否能獲得所期望的功能，確定設計程序配置到邏輯芯片之后是否可以運行，以及程序在目標器件中的時序關系。 4、為保證數據傳輸的正確性，采用循環冗余校驗CRC(CyclicRedundancyCheck)，該編碼簡單，誤判概率低，為了減少硬件成本，降低硬件設計的復雜度，本設計通過CRC算法軟件實現。 實驗結果表明，基于EDA技術的現場可編程門陣列FPGA集成度高，結構靈活，設計方法多樣，開發周期短，調試方便，修改容易，采用FPGA較好地實現了串行數據的通信功能，并對數據作了一定的處理，本設計中為CRC校驗。另外，可以利用FPGA的在線可編程特性，對本設計電路進行功能擴展，以滿足更高的要求。
上傳時間： 2013-04-24
上傳用戶：Altman
在衛星通信、移動通信技術快速發展的今天，短波這一最古老和傳統的通信方式不僅沒有被淘汰，還在快速發展。其通信距離遠、設備簡單以及移動方便等優點被廣泛應用于無線通信領域。 數字調制技術作為通信領域中極為重要的一個方面，也得到了迅速發展。全數字調制解調技術的使用使各類現代調制解調技術融合一體，目前國內多速率/多制式調制解調大多基于通用．DSP實現，支持的速率比較低。由于運算量大和硬件參數的限制，采用通用DSP無法勝任高速率調制解調的任務。現代FPGA可以提供支持以低系統丌銷、低成本實現高速乘．累加超前進位鏈的DSP算法。本文采用理論與實踐相結合的方式研究基于FPGA技術來實現短波數字信號的調制解調。通過對具體的FPGA系統設計與調試，將理論應用到實際中。 本文通過具體的EPlC60240C8芯片作為處理器的FPGA實驗板，研究了短波數字信號調制解調的設計與丌發過程。分析了現代通信的各種調制方式．誤碼率。得出了不同的調制方式的優劣性。最后重點提出了QPSK的調制解調方法。給出了Qf'SK的調制解調框圖、QPSK的SystemView系統仿真、VHDL程序進行調制解調，在OUARTUS上進行仿真。然后設計AD/DA輸入輸出電路，對短波數字信號進行調制解調。通過設計的AD/DA電路輸入短波數字信號進行調制解調，然后輸出原始的模擬信號。文中還對比了其他的調制解調方式，通過對比，發現不同的調制解調方式對短波信號的影響。最后，通過比較FPGA與DSP在處理高速率、大容量的數字信號，得出不同的結論。展示了FPGA在這方面的優越性。
上傳時間： 2013-06-05
上傳用戶：362279997
數字存儲示波器（DSO）上世紀八十年代開始出現，由于當時它的帶寬和分辨率較低，實時性較差，沒有具備模擬示波器的某些特點，因此并沒有受到人們的重視。隨著數字電路、大規模集成電路及微處理器技術的發展，尤其是高速模/數（A/D）轉換器及半導體存儲器（RAM）的發展，數字存儲示波器的采樣速率和實時性能得到了很大的提高，在工程測量中，越來越多的工程師用DSO來替代模擬示波器。 本文介紹了一款雙通道采樣速率達1GHz，分辨率為8Bits，實時帶寬為200MHz數字存儲示波器的研制。通過對具體功能和技術指標的分析，提出了FPGA＋ARM架構的技術方案。然后，本文分模塊詳細敘述了整機系統中部分模塊，包括前端高速A/D轉換器和FPGA的硬件模塊設計，數據處理模塊軟件的設計，以及DSO的GPIB擴展接口邏輯模塊的設計。 本文在分析了傳統DSO架構的基礎上，提出了本系統的設計思想和實現方案。在高速A/D選擇上，國家半導體公司2005年推出的雙通道采樣速率達500MHz高速A/D轉換器芯片ADC08D500，利用其雙邊沿采樣模式（DES）實現對單通道1GHz的采樣速率，并且用Xilinx公司Spraten-3E系列FPGA作為數據緩沖單元和存儲單元，提高了系統的集成度和穩定性。其中，FPGA緩沖單元完成對不同時基情況下多通道數據的抽取，處理單元完成對數據正弦內插的計算，而DSO中其余數據處理功能包括數字濾波和FFT設計在后端的ARM內完成。DSO中常用的GPIB接口放在FPGA內集成，不僅充分利用了FPGA內豐富的邏輯資源，而且降低了整機成本，也減少了電路規模。 最后，利用ChipscopePro工具對采樣系統進行調試，并分析了數據中的壞數據產生的原因，提出了解決方案, 并給出了FPGA接收高速A/D的正確數據。
上傳時間： 2013-07-07
上傳用戶：asdkin
