USB2.0技術規范(中文).pdf，Intel公司開發的通用串行總線架構(USB)。本書規范了USB的工業標準該規范介紹了USB的總線特點協議內容事務種類總線管理接口編程的設計以及建立系統制造外圍設備所需的標準 設計USB的目標就是使不同廠家所生產的設備可以在一個開放的體系下廣泛的使用該規范改進了便攜商務或家用電腦的現有體系結構進而為系統生產商和外設開發商提供了足夠的空間來創造多功能的產品和開發廣闊的市場并不必使用陳舊的接口害怕失去兼容性。
上傳時間： 2013-07-27
上傳用戶：小儒尼尼奧
汽車工業在國民經濟增長中發揮著越來越重要的作用。近幾年，雖然我國的汽車工業已經得到了飛速的發展，但汽車ECU(Electronic Control Unit)的設計制造一直無法實現國產化，嚴重制約了汽車工業的發展。針對這個現狀，本課題對于ECU的設計進行了初步研究。首次嘗試了基于SOPC技術的ECU系統設計，并利用dSPACE實時仿真發動機，完成了ECU的硬件在回路仿真，對控制效果進行了測試和分析。 目前，市場上的ECU系統都是基于專用單片機的。本文首先對現有的汽車發動機控制器結構進行了分析比較，總結出ECU的主要組成部件；而后通過各類方案的對比，確定了本課題采用基于FPGA的嵌入NIOS Ⅱ軟核的SOPC技術方案。 之后，進行了汽車發動機模型搭建和控制算法的設計。發動機模型以Hendricks提出的均值模型為基礎，參考mathworks公司的發動機建模方案進行設計。并在該模型基礎上，參考Fekete提出的針對多缸發動機的基于模型的空燃比控制策略和mathworks發動機控制方案，建立了以控制空燃比為核心的發動機噴油控制算法。并通過simulink的仿真，驗證了模型和算法的合理有效性。 基于系統設計總體方案，完成了ECU硬件電路設計，并在該系統中完成了上述算法的移植和優化。最后，利用dSPACE實時仿真發動機，進行ECU的硬件在回路仿真，對本文設計的ECU系統進行了測試。證實了該ECU方案在空燃比控制方面取得了較好的效果。 本論文以大量的圖示形式介紹了發動機模型和系統軟硬件設計，使得系統結構和軟件流程等一目了然，淺顯易懂。同時論文中采用的基于SOPC技術的ECU設計具有一定創新性，對于其他ECU系統的開發和設計具有一定指導意義。
上傳時間： 2013-07-11
上傳用戶：小眼睛LSL
圖像采集和處理技術在機器視覺和圖像分析等諸多領域應用十分廣泛，大部分情況下，采集卡只需將前端相機捕獲的圖像信息正確地傳回計算機即可。但是在要求較高的應用場合需要采集卡能準確控制外部光源和相機，完成圖像采集，預處理，數據傳輸。只有這樣，用戶才可以根據不同的興趣和需求對特定的某些圖像進行采集、傳輸以及處理，以達到某種分析目的。 本文根據國家985二期項目“三維粒子圖像測速系統”的圖像采集與處理需要，設計開發了一款以FPGA為核心控制芯片的嵌入式圖像采集卡。采集卡以FPGA為邏輯和算法實現的核心器件，不僅實現了傳統意義上的圖像采集，而且實現了CCD相機控制和激光器同步曝光功能，打破了以往單純靠增加硬件設備實現同步控制的方法，簡化了系統硬件結構并節約系統成本。此外，在系統中嵌入了圖像增強算法和采用PCI接口與計算機連接滿足了高速采集的要求。同時，采用市場上廣泛應用的Camera Link作為采集卡的圖像輸入接口，提高了系統的通用性、傳輸速率和抗干擾能力，簡化圖像獲取設備和模擬攝像頭之間需要視頻解碼等連接。具有嵌入式處理功能，光源同步和相機控制的采集卡將使機器視覺系統，圖像測速等諸多領域的圖像采集應用變得更為便捷。 論文首先對圖像采集卡系統的組成、整體方案和可行性進行了論證。然后給出了圖像采集卡的硬件設計。在此部分結合整體設計方案，討論芯片的選型問題。根據所選芯片的本身特點，分模塊地對圖像采集卡的硬件設計原理進行了詳細的闡述。接下來是圖像采集卡的軟件設計部分。用VHDL和原理圖結合的方法對FPGA進行編程，實現了圖像采集系統的各個功能模塊。根據圖像采集系統的要求用DriverWorks軟件設計了圖像采集卡的WDM底層驅動程序和上層應用程序。最后是用FPGA實現了帶修改參數的硬件嵌入式圖像處理算法——圖像增強。論文中使用QUARTUS軟件嵌入的邏輯分析儀SignalTap對FPGA設計的模塊進行了硬件調試，給出了調試的時序圖和調試結果，經測試分析該采集卡滿足“三維粒子圖像測速系統”的要求，達到了預期目標。
上傳時間： 2013-04-24
上傳用戶：cazjing
超聲波傳感器 本設計主要是基于AT89S51芯片為核心的超聲波測距儀，并有超聲波處理模塊CX20106A、CD4069組成的超聲波發射電路、數碼管顯示等器件組成，包括單片機系統、超聲波發射電路、超聲波接收電路、單片機復位電路、LED顯示電路。主要實現超聲波測距并指示功能。依據實際的測量精度要求還可以添加溫度補償電路。本系統成本低廉，功能實用。
上傳時間： 2013-07-04
上傳用戶：heminhao
在中、大規模電子系統的設計中，系統地綜合運用信號完整性技術可以 帶來很多好處，如縮短研發周期、降低產品成本、降低研發成本、提高產品性能 、提高產品可靠性。 數字電路在具有邏輯電路功能的同時，也具有豐富的模擬特性，電路設 計工程師需要通過精確測定、或估算各種噪聲的幅度及其時域變化，將電路抗干 擾能力精確分配給各種噪聲，經過精心設計和權衡，控制總噪聲不超過電路的抗 干擾能力，保證產品性能的可靠實現。
上傳時間： 2013-05-18
上傳用戶：crazykook
ISE 7.1i獨特的集成度、高速度以及易用性可以幫助設計人員解決所面臨的最緊迫的一些挑戰。新版工具集成了主要功耗分析、分層設計、仿真和調試等功能，還支持目前應用越來越多的基于Linux的設計環境。工具中還包括了針對在所有性能領域全球都最快的FPGA - Virtex-4系列的新速度文件。 與競爭解決方案相比，ISE 7.1i的邏輯構造性能優勢高達70%，同時在DSP、嵌入式處理和連接功能方面也遙遙領先。設計人員可在設計中充分享受這些優勢。ISE 7.1i中還包括了對新推出的全球成本最低的FPGA產品--
標簽： Xilinx_ISE
上傳時間： 2013-07-14
上傳用戶：dianxin61
熱穩定性好,工作電壓動態范圍寬,成本低的多用戶功率因數表,可在相同電壓下測量 16個支路的功率因數, 并可隨時動態升級單片機的數據處理程序。本文介紹了這樣的多用戶功率因數表的設計方案。
上傳時間： 2013-06-13
上傳用戶：a6697238
隨著圖像分辨率的越來越高，軟件實現的圖像處理無法滿足實時性的需求；同時FPGA等可編程器件的快速發展使得硬件實現圖像處理變得可行。如今基于FPGA的圖像處理研究成為了國內外的一個熱門領域。 本文在FPGA平臺上，用Verilog HDL實現了一個研究圖像處理算法的可重復配置的硬件模塊架構，架構包括PC機預處理和通信軟件，控制模塊，計算單元，存儲器模塊和通信適配模塊五個部分。其中的計算模塊負責具體算法的實現，根據不同的圖像處理算法可以獨立實現。架構為計算模塊實現了一個可添加、移出接口，不同的算法設計只要符合該接口就可以方便的加入到模塊架構中來進行調試和運行。 在硬件架構的基礎上本文實現了排序濾波，中值濾波，卷積運算及高斯濾波，形態學算子運算等經典的圖像處理算法。討論了FPGA的圖像處理算法的設計方法及優化策略，通過性能分析，FPGA實現圖像處理在時間上比軟件處理有了很大的提高；通過結果的比較，發現FPGA的處理結果達到了軟件處理幾乎同等的效果水平。最后本文在實現較大圖片處理和圖像處理窗口的大小可配置性方面做了一定程度的討論和改進，提高了算法的可用性，同時為進一步的研究提供了更加便利的平臺。 整個設計都是在ISE8.2和ModelSim第三方仿真軟件環境下開發的，在xilinx的Spartan-3E XC3S500E硬件平臺上實現。在軟件仿真過程中利用了ISE8.2自帶仿真工具和ModelSim結合使用。 本課題為制造FPGA的專用圖像處理芯片做了有益的探索性研究，為實現FPGA為核心處理芯片的實時圖像處理系統有著積極的作用。
上傳時間： 2013-05-30
上傳用戶：水瓶kmoon5
由于旋轉變壓器的高精度高可靠性等特點，廣泛的應用于如航空、航天、船舶、兵器、雷達、通訊等領域。旋轉變壓器輸出模擬量交流信號，經過數字處理轉換為數字角度信號才能進入計算機或其他控制系統，而這種數字處理比較復雜，采用專用的旋轉變壓器解碼芯片想達到理想的精度通常需要較高的成本，限制了它在其他領域的應用。傳統的角測量系統面臨的問題有：體積、重量、功耗偏大，調試、誤差補償試驗復雜，費用較高。 現場可編程門陣列(FPGA)是近年來迅速發展起來的新型可編程器件。隨著它的不斷應用和發展，也使電子設計的規模和集成度不斷提高。同時也帶來了電子系統設計方法和設計思想的不斷推陳出新。 本文的目的是研究利用FPGA實現旋轉變壓器的硬件解碼算法，設計基于FPGA的旋轉變壓器解碼系統。 在本文所設計的系統中，通過FPGA芯片產生旋轉變壓器的激勵信號，再控制A/D轉換器對旋轉變壓器的模擬信號的數據進行采樣和轉換，并對轉換完的數據進行濾波處理，使用基于CORDIC算法流水線結構設計的反正切函數模塊解算出偏轉角θ，最后通過串行口將解算的偏差角數據輸出。本文還分析了該系統誤差產生的原因和提高系統精度的方法。 實驗結果表明，本文所設計的旋轉變壓器解碼器的硬件組成和軟件實現基本能夠較精確的完成上述的信號轉換和數據運算。
上傳時間： 2013-05-23
上傳用戶：gdgzhym
近年來，計算機圖形學應用越來越廣泛，尤其是三維(3D)繪圖。3D繪圖使用3D模型和各種影像處理產生具有三維空間真實感的影像，應用于虛擬真實情況以及多媒體的產品上，且多半是使用低成本的實時3D計算機繪圖技術為基礎。在初期3D圖形學剛起步時，由于圖形簡單，因此可以利用CPU來運算，但隨著圖形學技術的發展，所要繪制的圖形越來越復雜，這時如果單純依賴CPU來處理，不能達到實時的要求，因此需要專門的硬件來加速圖形處理，GPU(圖形處理單元)因此出現了。不過由于3D圖形加速硬件的復雜性和短壽命，這極大地提高了對硬件開發環境的需要。為了更好的對設計進行更改和測試，不能僅僅用專門定制的方法來設計，需要其他的方：硬件描述語言(HDL)和FPGA。 隨著計算機繪圖規模的需要，借助輔助硬件資源，來提高圖形處理單元(GPU)處理速度的需求越來越普遍。自從15年前現場可編程門陣列(FPGA)開始出現以來，其在可編程硬件領域所起的作用越來越大。它們在速度、體積和速度方面都有了很大的提高。這意味著FPGA在以前只能使用專用硬件的場合越來越重要。其中一個應用領域就是3D圖形渲染，在這個研究領域里人們正在利用具有可編程性能的FPGA來幫助改進圖形處理單元(GPU)的性能。 能夠在廉價、可動態重新配置的FPGA上實現復雜算法來輔助硬件設計。本文的設計就是通過在FPGA上實現3維圖形幾何處理管線部分功能來提高圖形處理速度。具體實現中使用硬件描述語言(Verilog HDL)進行邏輯設計，并發現問題解決問題。 本文主要特色如下： 1.針對幾何變換換子系統，提出一種硬件實現方案，該方案能對基本的幾何變換如：平移、縮放、旋轉和投影進行操作。首先構造出總體變換矩陣，隨后進行矩陣乘法運算，再進行投影變換，最后輸出變換座標。提出一種脈動陣列結構，用于兩個矩陣的乘法運算。找到一種快捷的方法來實現矩陣相乘，將能大大提高系統的效率。 2.對于3D圖形裁剪，文中描述了一種裁剪引擎，它能夠處理3D圖形中的裁剪、透視除法以及視口映射的功能。硬件實現的難度取決于裁剪算法的復雜程度。我們在Sutherland-Hodgman裁剪算法的基礎上提出一種新的裁剪算法，該算法通過去除冗余頂點以提高處理速度，同時利用編碼來判斷線段可見性的方法使得硬件實現變得很容易。 3.最后，我們在FPGA上實現了幾何變換以及三維裁剪，并與C語言的模擬結果對比發現結果正確，且三維裁剪能夠以3M個三角形/s的速度運行，滿足了圖形流水中的實時性要求。
上傳時間： 2013-04-24
上傳用戶：yerik
