亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

半加器

  • 利用觸發(fā)器實現(xiàn)的

    利用觸發(fā)器實現(xiàn)的,8位半加器的VHDL語言實現(xiàn),適用于altera系列FPGA

    標簽: 觸發(fā)器

    上傳時間: 2016-01-27

    上傳用戶:270189020

  • EDA課程所用的Max Plus2軟件

    EDA課程所用的Max Plus2軟件,制作的半加器,有圖像文件,有波形文件,建議看看,

    標簽: Plus2 EDA Max 軟件

    上傳時間: 2014-01-18

    上傳用戶:jennyzai

  • 16個常用HDL編碼打包上傳 包括記數(shù)器

    16個常用HDL編碼打包上傳 包括記數(shù)器,多路選擇器,全加/半加器等,均通過modsim驗證

    標簽: HDL 編碼 記數(shù)

    上傳時間: 2013-12-19

    上傳用戶:凌云御清風

  • 實現(xiàn)四位加法器的VHDL代碼

    實現(xiàn)四位加法器的VHDL代碼,里面含有全加器的代碼

    標簽: VHDL 加法器 代碼

    上傳時間: 2013-12-22

    上傳用戶:stvnash

  • 用VHDL結(jié)構(gòu)描述設(shè)計一全減器

    用VHDL結(jié)構(gòu)描述設(shè)計一全減器,全減器可由兩個半減器和一個或門組成。

    標簽: VHDL

    上傳時間: 2013-12-22

    上傳用戶:思琦琦

  • CD4000 雙3輸入端或非門+單非門 TI   CD4001 四2輸入端或非門 HIT/NSC/TI/GOL    雙4輸入端或非門 NSC   CD4006 18位串入/串出移位寄存器 NS

    CD4000 雙3輸入端或非門+單非門 TI   CD4001 四2輸入端或非門 HIT/NSC/TI/GOL    雙4輸入端或非門 NSC   CD4006 18位串入/串出移位寄存器 NSC   CD4007 雙互補對加反相器 NSC   CD4008 4位超前進位全加器 NSC   CD4009 六反相緩沖/變換器 NSC   CD4010 六同相緩沖/變換器 NSC   CD4011 四2輸入端與非門 HIT/TI   CD4012 雙4輸入端與非門 NSC   CD4013 雙主-從D型觸發(fā)器 FSC/NSC/TOS   CD4014 8位串入/并入-串出移位寄存器 NSC   CD4015 雙4位串入/并出移位寄存器 TI   CD4016 四傳輸門 FSC/TI   CD4017 十進制計數(shù)/分配器 FSC/TI/MOT   CD4018 可預(yù)制1/N計數(shù)器 NSC/MOT

    標簽: NSC CD 4000 4001

    上傳時間: 2017-07-20

    上傳用戶:lx9076

  • 紅外焦平面陣列非均勻校正算法研究及其FPGA硬件實現(xiàn)

      本文結(jié)合中國科技大學(xué)大規(guī)模集成電路實驗室和中國科學(xué)院上海技術(shù)物理研究所合作的星載紅外相機項目,為了解決紅外相機上的不同波段的紅外探測元陣列存在的非均勻性問題,對紅外焦平面探測元陣列存在的非均勻性問題展開了深入的分析和研究。 主要研究和分析了兩類算法的基本原理,重點研究和實現(xiàn)了定標校正算法,通過對積分球定標數(shù)據(jù)進行深入的分析,將探測元分成線性探測元和非線性探測元,對線性探測元采用兩點校正法,對非線性探測元采用多點分段校正算法,在利用FPGA硬件實現(xiàn)非均勻校正時,分析設(shè)計了基于乘法運算和加法運算的FPGA實現(xiàn),在基于乘加器運算的FPGA實現(xiàn)中。設(shè)計出了乘法和加法整體運算的乘加器,內(nèi)部采用流水線wallace樹壓縮結(jié)構(gòu),大大加快乘法和加法的速度。

    標簽: FPGA 紅外焦平面 校正 算法研究

    上傳時間: 2013-04-24

    上傳用戶:weddps

  • Verilog大量例程

    【例 3.1】4 位全加器

    標簽: Verilog

    上傳時間: 2013-12-11

    上傳用戶:zsjzc

  • MODELSIM 環(huán)境下的Verilog 源代碼

    MODELSIM 環(huán)境下的Verilog 源代碼,實現(xiàn)全加器功能

    標簽: MODELSIM Verilog 環(huán)境 源代碼

    上傳時間: 2015-06-10

    上傳用戶:sardinescn

  • 本程序以Modelsim為開發(fā)平臺

    本程序以Modelsim為開發(fā)平臺,采用VHDL為開發(fā)語言,實現(xiàn)了簡單的全加器.適合初學(xué)Modelsim的同行

    標簽: Modelsim 程序 開發(fā)平臺

    上傳時間: 2013-12-28

    上傳用戶:haohaoxuexi

主站蜘蛛池模板: 甘泉县| 航空| 榆社县| 洛南县| 台北县| 临汾市| 留坝县| 民和| 会理县| 南丹县| 滕州市| 霸州市| 武鸣县| 锡林浩特市| 内江市| 得荣县| 石景山区| 巴彦县| 龙川县| 信丰县| 永新县| 湘乡市| 新营市| 南漳县| 怀仁县| 淳化县| 肇源县| 南京市| 固始县| 定远县| 阳西县| 六枝特区| 台江县| 工布江达县| 城固县| 吉安县| 莎车县| 昌邑市| 扎赉特旗| 顺平县| 灌阳县|