文章開篇提出了開發(fā)背景。認(rèn)為現(xiàn)在所廣泛應(yīng)用的開關(guān)電源都是基于傳統(tǒng)的分立元件組成的。它的特點(diǎn)是頻率范圍窄、電力小、功能少、器件多、成本較高、精度低，對不同的客戶要求來“量身定做”不同的產(chǎn)品，同時幾乎沒有通用性和可移植性。在電子技術(shù)飛速發(fā)展的今天，這種傳統(tǒng)的模擬開關(guān)電源已經(jīng)很難跟上時代的發(fā)展步伐。 隨著DSP、ASIC等電子器件的小型化、高速化，開關(guān)電源的控制部分正在向數(shù)字化方向發(fā)展。由于數(shù)字化，使開關(guān)電源的控制部分的智能化、零件的共通化、電源的動作狀態(tài)的遠(yuǎn)距離監(jiān)測成為了可能，同時由于它的智能化、零件的共通化使得它能夠靈活地應(yīng)對不同客戶的需求，這就降低了開發(fā)周期和成本。依靠現(xiàn)代數(shù)字化控制和數(shù)字信號處理新技術(shù)，數(shù)字化開關(guān)電源有著廣闊的發(fā)展空間。 在數(shù)字化領(lǐng)域的今天，最后一個沒有數(shù)字化的堡壘就是電源領(lǐng)域。近年來，數(shù)字電源的研究勢頭與日俱增，成果也越來越多。雖然目前中國制造的開關(guān)電源占了世界市場的80％以上，但都是傳統(tǒng)的比較低端的模擬電源。高端市場上幾乎沒有我們份額。 本論文研究的主要內(nèi)容是在傳統(tǒng)開關(guān)電源模擬調(diào)節(jié)器的基礎(chǔ)上，提出了一種新的數(shù)字化調(diào)節(jié)器方案，即基于DSP和FPGA的數(shù)字化PID調(diào)節(jié)器。論文對系統(tǒng)方案和電路進(jìn)行了較為具體的設(shè)計(jì)，并通過測試取得了預(yù)期結(jié)果。測試證明該方案能夠適合本行業(yè)時代發(fā)展的步伐，使系統(tǒng)電路更簡單，精度更高，通用性更強(qiáng)。同時該方案也可用于相關(guān)領(lǐng)域。 本文首先分析了國內(nèi)外開關(guān)電源發(fā)展的現(xiàn)狀，以及研究數(shù)字化開關(guān)電源的意義。然后提出了數(shù)字化開關(guān)電源的總體設(shè)計(jì)框圖和實(shí)現(xiàn)方案，并與傳統(tǒng)的開關(guān)電源做了較為詳細(xì)的比較。本論文的設(shè)計(jì)方案是采用DSP技術(shù)和FPGA技術(shù)來做數(shù)字化PID調(diào)節(jié)，通過數(shù)字化PID算法產(chǎn)生PWM波來控制斬波器，控制主回路。從而取代傳統(tǒng)的模擬PID調(diào)節(jié)器，使電路更簡單，精度更高，通用性更強(qiáng)。傳統(tǒng)的模擬開關(guān)電源是將電流電壓反饋信號做PID調(diào)節(jié)后--分立元器件構(gòu)成，采用專用脈寬調(diào)制芯片實(shí)現(xiàn)PWM控制。電流反饋信號來自主回路的電流取樣，電壓反饋信號來自主回路的電壓采樣。再將這兩個信號分別送至電流調(diào)節(jié)器和電壓調(diào)節(jié)器的反相輸入端，用來實(shí)現(xiàn)閉環(huán)控制。同時用來保證系統(tǒng)的穩(wěn)定性及實(shí)現(xiàn)系統(tǒng)的過流過壓保護(hù)、電流和電壓值的顯示。電壓、電流的給定信號則由單片機(jī)或電位器提供。再次，文章對各個模塊從理論和實(shí)際的上都做了仔細(xì)的分析和設(shè)計(jì)，并給出了具體的電路圖，同時寫出了軟件流程圖以及設(shè)計(jì)中應(yīng)該注意的地方。整個系統(tǒng)由DSP板和ADC板組成。DSP板完成PWM生成、PID運(yùn)算、環(huán)境開關(guān)量檢測、環(huán)境開關(guān)量生成以及本地控制。ADC板主要完成前饋電壓信號采集、負(fù)載電壓信號采集、負(fù)載電流信號采集、以及對信號的一階數(shù)字低通濾波。由于整個系統(tǒng)是閉環(huán)控制系統(tǒng)，要求采樣速率相當(dāng)高。本系統(tǒng)采用FPGA來控制ADC，這樣就避免了高速采樣占用系統(tǒng)資源的問題，減輕了DSP的負(fù)擔(dān)。DSP可以將讀到的ADC信號做PID調(diào)節(jié)，從而產(chǎn)生PWM波來控制逆變橋的開關(guān)速率，從而達(dá)到閉環(huán)控制的目的。 最后，對數(shù)字化開關(guān)電源和模擬開關(guān)電源做了對比測試，得出了預(yù)期結(jié)論。同時也提出了一些需要改進(jìn)的地方，認(rèn)為該方案在其他相關(guān)行業(yè)中可以廣泛地應(yīng)用。模擬控制電路因?yàn)槭褂迷S多零件而需要很大空間，這些零件的參數(shù)值還會隨著使用時間、溫度和其它環(huán)境條件的改變而變動并對系統(tǒng)穩(wěn)定性和響應(yīng)能力造成負(fù)面影響。數(shù)字電源則剛好相反，同時數(shù)字控制還能讓硬件頻繁重復(fù)使用、加快上市時間以及減少開發(fā)成本與風(fēng)險(xiǎn)。在當(dāng)前對產(chǎn)品要求體積小、智能化、共通化、精度高和穩(wěn)定度好等前提條件下，數(shù)字化開關(guān)電源有著廣闊的發(fā)展空間。本系統(tǒng)來基本上達(dá)到了設(shè)計(jì)要求。能夠滿足較高精度的設(shè)計(jì)要求。但對于高精度數(shù)字化電源，系統(tǒng)還有值得改進(jìn)的地方，比如改進(jìn)主控器，提高參考電壓的精度，提高采樣器件的精度等，都可以提高系統(tǒng)的精度。 本系統(tǒng)涉及電子、通信和測控等技術(shù)領(lǐng)域，將數(shù)字PID算法與電力電子技術(shù)、通信技術(shù)等有機(jī)地結(jié)合了起來。本系統(tǒng)的設(shè)計(jì)方案不僅可以用在電源控制器上，只要是相關(guān)的領(lǐng)域都可以采用。
上傳時間： 2013-06-29
上傳用戶：dreamboy36
H.264/AVC是由國際電信聯(lián)合會的視頻專家組和國際標(biāo)準(zhǔn)化組織的運(yùn)動圖像專家組組成的聯(lián)合視頻小組制定的下一代視頻壓縮標(biāo)準(zhǔn)。新標(biāo)準(zhǔn)采用了一些先進(jìn)算法，因此具有優(yōu)異的壓縮性能和極好的網(wǎng)絡(luò)親和性，滿足低碼率情況下的高質(zhì)量視頻的傳輸。 H.264/AVC采用的先進(jìn)算法包括多模式幀間預(yù)測、1/4像素精度預(yù)測、整數(shù)變換量化、去方塊濾波和熵編碼。本論文著重對整數(shù)變換與量化、去方塊濾波做了研究。整數(shù)變換是一種只有加法和移位的運(yùn)算，量化可以通過查表和乘法操作就可以完成，避免了反變換的時候失配問題，沒有精度損失；去方塊濾波是一種用來去除低碼率情況下的每個宏塊的塊效應(yīng)，提高了解碼圖像的外觀。 本文主要從算法研究和硬件實(shí)現(xiàn)兩方面著手，在算法研究方面設(shè)計(jì)了一個可視化測試軟件，在硬件實(shí)現(xiàn)方面主要對整數(shù)變換、量化和去方塊濾波做了研究和實(shí)現(xiàn)。視頻壓縮技術(shù)的關(guān)鍵在于視頻壓縮算法及其芯片的實(shí)現(xiàn)，F(xiàn)PGA可重復(fù)使用，設(shè)計(jì)修改靈活，片內(nèi)資源豐富，具備DSP模塊等優(yōu)勢。在本論文的目標(biāo)實(shí)現(xiàn)部分模塊FPGA的硬件設(shè)計(jì)，用Verilog完成了關(guān)鍵部分的設(shè)計(jì)。首先簡要介紹了視頻壓縮基本原理，常用視頻壓縮標(biāo)準(zhǔn)及其特性以及國內(nèi)外的研究動態(tài)，并對H.264標(biāo)準(zhǔn)基本檔次所涉及的核心技術(shù)進(jìn)行了詳細(xì)介紹，兩種分層結(jié)構(gòu)分別討論。其次在掌握了H.264.算法及編解碼流程的基礎(chǔ)上，設(shè)計(jì)了基于H.264編解碼的可視化軟件平臺。然后詳細(xì)介紹了整數(shù)變換、量化、反變換和反量化核心模塊的設(shè)計(jì)和實(shí)現(xiàn)，并在Altera的軟件和開發(fā)板上進(jìn)行了仿真驗(yàn)證；對去方塊濾波算法做了軟件研究測試，并給出了一種改進(jìn)的硬件整體結(jié)構(gòu)設(shè)計(jì)。最后，對全文工作進(jìn)行了總結(jié)和對未來研究工作做了展望。我在課題中所做的主要工作有： 1.查閱相關(guān)文獻(xiàn)，熟悉H.264.標(biāo)準(zhǔn)及整數(shù)變換、量化和去方塊濾波等算法。 2.用VC++完成了基于H.264編解碼的可視化軟件平臺設(shè)計(jì)。 3.用Verilog完成了整數(shù)變換量化、反變換反量化模塊FPGA設(shè)計(jì)與驗(yàn)證。 4.去方塊濾波器的算法研究、仿真和硬件整體結(jié)構(gòu)設(shè)計(jì)。
上傳時間： 2013-04-24
上傳用戶：lanjisu111
H.264作為新一代視頻編碼標(biāo)準(zhǔn)，相比上一代視頻編碼標(biāo)準(zhǔn)MPEG2，在相同畫質(zhì)下，平均節(jié)約64﹪的碼流。該標(biāo)準(zhǔn)僅設(shè)定了碼流的語法結(jié)構(gòu)和解碼器結(jié)構(gòu)，實(shí)現(xiàn)靈活性極大，其規(guī)定了三個檔次，每個檔次支持一組特定的編碼功能，并支持一類特定的應(yīng)用，因此。H.264的編碼器的設(shè)計(jì)可以根據(jù)需求的不同而不同。 H.264雖然具有優(yōu)異的壓縮性能，但是其復(fù)雜度卻比一般編碼器高的多。本文對H.264進(jìn)行了編碼復(fù)雜度分析，并統(tǒng)計(jì)了整個軟件編碼中計(jì)算量的分布。H.264中采用了率失真優(yōu)化算法，提高了幀內(nèi)預(yù)測編碼的效率。在該算法下進(jìn)行幀內(nèi)預(yù)測時，為了得到一個宏塊的預(yù)測模式，需要進(jìn)行592次率失真代價計(jì)算。因此為了降低幀內(nèi)預(yù)測模式選擇的計(jì)算復(fù)雜度，本文改進(jìn)了幀內(nèi)預(yù)測模式選擇算法。實(shí)踐證明，在PSNR值的損失可以忽略不計(jì)的情況下，該算法相比原算法，幀內(nèi)編碼時間平均節(jié)約60﹪以上，對編碼的實(shí)時性有較大幫助。 為了實(shí)現(xiàn)實(shí)時編碼，考慮到FPGA的高效運(yùn)算速度和使用靈活性，本文還研究了H.264編碼器基本檔次的FPGA實(shí)現(xiàn)。首先研究了H.264編碼器硬件實(shí)現(xiàn)架構(gòu)，并對影響編碼速度，且具有硬件實(shí)現(xiàn)優(yōu)越性的幾個重要部分進(jìn)行了算法研究和FPGA.實(shí)現(xiàn)。本文主要研究了H.264編碼器中整數(shù)DCT變換、量化、Zig-Zag掃描、CAVLC編碼以及反量化、逆整數(shù)DCT變換等部分。分別對這些模塊進(jìn)行了綜合和時序仿真，并將驗(yàn)證后通過的系統(tǒng)模塊下載到Xilinx virtex-Ⅱ Pro的FPGA中，進(jìn)行了在線測試，驗(yàn)證了該系統(tǒng)對輸入的殘差數(shù)據(jù)實(shí)時壓縮編碼的功能。 本文對H.264編碼器幀內(nèi)預(yù)測模式選擇算法的改進(jìn)，算法實(shí)現(xiàn)簡單，對軟件編碼的實(shí)時性有很大幫助。本文對在單片F(xiàn)PGA上實(shí)現(xiàn)H.264編碼器做出了探索性嘗試，這對H.264編碼器芯片的設(shè)計(jì)有著積極的借鑒性。
標(biāo)簽： FPGA 264 幀內(nèi)預(yù)測
上傳時間： 2013-06-13
上傳用戶：夜月十二橋
反激式變壓器的計(jì)算，幫助新手順利設(shè)計(jì)反激式開關(guān)電源的變壓器，希望對大家有用
上傳時間： 2013-05-31
上傳用戶：17826829386
反激式開關(guān)電源變壓器的設(shè)計(jì)反激式變壓器是反激開關(guān)電源的核心，它決定了反激變換器一系列的重要參數(shù)，如占空比D，最大峰值電流，設(shè)計(jì)反激式變壓器，就是要讓反激式開關(guān)
標(biāo)簽： 反激式開關(guān) 電源變壓器
上傳時間： 2013-04-24
上傳用戶：stewart·
隨著移動終端、多媒體、Internet網(wǎng)絡(luò)、通信，圖像掃描技術(shù)的發(fā)展，以及人們對圖象分辨率，質(zhì)量要求的不斷提高，用軟件壓縮難以達(dá)到實(shí)時性要求，而且會帶來因傳輸大量原始圖象數(shù)據(jù)帶來的帶寬要求，因此采用硬件實(shí)現(xiàn)圖象壓縮已成為一種必然趨勢。而熵編碼單元作為圖像變換，量化后的處理環(huán)節(jié)，是圖像壓縮中必不可少的部分。研究熵編解碼器的硬件實(shí)現(xiàn)，具有廣闊的應(yīng)用背景。本文以星載視頻圖像壓縮的硬件實(shí)現(xiàn)項(xiàng)目為背景，對熵編碼器和解碼器的硬件實(shí)現(xiàn)進(jìn)行探討，給出了并行熵編碼和解碼器的實(shí)現(xiàn)方案。熵編解碼器中的難點(diǎn)是huffman編解碼器的實(shí)現(xiàn)。在設(shè)計(jì)并行huffman編碼方案時通過改善Huffman編碼器中變長碼流向定長碼流轉(zhuǎn)換時的控制邏輯,避免了因數(shù)據(jù)處理不及時造成數(shù)據(jù)丟失的可能性，從而保證了編碼的正確性。而在實(shí)現(xiàn)并行的huffman解碼器時，解碼算法充分利用了規(guī)則化碼書帶來的碼字的單調(diào)性，及在特定長度碼字集內(nèi)碼字變化的連續(xù)性，將并行解碼由模式匹配轉(zhuǎn)換為算術(shù)運(yùn)算，提高了存儲器的利用率、系統(tǒng)的解碼效率和速度。在實(shí)現(xiàn)并行huffman編碼的基礎(chǔ)上，結(jié)合針對DC子帶的預(yù)測編碼，針對直流子帶的游程編碼，能夠?qū)D像壓縮系統(tǒng)中經(jīng)過DWT變換，量化，掃描后的數(shù)據(jù)進(jìn)行正確的編碼。同時，在并行huffman解碼基礎(chǔ)上的熵解碼器也可以解碼出正確的數(shù)據(jù)提供給解碼系統(tǒng)的后續(xù)反量化模塊，進(jìn)一步處理。在本文介紹的設(shè)計(jì)方案中，按照自頂向下的設(shè)計(jì)方法，對星載圖像壓縮系統(tǒng)中的熵編解碼器進(jìn)行分析，進(jìn)而進(jìn)行邏輯功能分割及模塊劃分，然后分別實(shí)現(xiàn)各子模塊，并最終完成整個系統(tǒng)。在設(shè)計(jì)過程中，用高級硬件描述語言verilogHDL進(jìn)行RTL級描述。利用了Altera公司的QuartusII開發(fā)平臺進(jìn)行設(shè)計(jì)輸入、編譯、仿真，同時還采用modelsim仿真工具和symplicity的綜合工具，驗(yàn)證了設(shè)計(jì)的正確性。通過系統(tǒng)波形仿真和下板驗(yàn)證熵編碼器最高頻率可以達(dá)到127M，在62.5M的情況下工作正常。而熵解碼器也可正常工作在62.5M，吞吐量可達(dá)到2500Mbps，也能滿足性能要求。仿真驗(yàn)證的結(jié)果表明：設(shè)計(jì)能夠滿足性能要求，并具有一定的使用價值。
上傳時間： 2013-05-19
上傳用戶：吳之波123
隨著生物工程及醫(yī)學(xué)影像學(xué)的發(fā)展，磁共振成像在醫(yī)學(xué)診斷學(xué)方面發(fā)揮著越來越重要的角色。磁場的均勻性是大型醫(yī)療設(shè)備——核磁共振(MRI)成像的理論基礎(chǔ)，是評價該設(shè)備的一個重要的技術(shù)參數(shù)，磁場的均勻性分析也是電磁場理論分析的一個重要方向。良好、穩(wěn)定的磁場均勻性對核磁共振圖像的信噪比(SNR)的提高有重要的意義，同時也是飽和壓脂序列實(shí)現(xiàn)的唯一條件。 該課題的主要內(nèi)容是在介紹磁共振成像原理與磁共振超導(dǎo)磁體的超導(dǎo)勻場線圈的形狀及位置的基礎(chǔ)上，分析各個線圈中電流的大小與空間某點(diǎn)磁場強(qiáng)度的關(guān)系。同時借鑒磁共振成像原理，設(shè)計(jì)輔助測量水膜，對空間某一特定半徑的球體腔內(nèi)各點(diǎn)的磁場強(qiáng)度進(jìn)行自動化測量。在當(dāng)前使用的被動式勻場的基礎(chǔ)上，利用分析軟件，對線圈的選擇及電流的大小進(jìn)行計(jì)算與優(yōu)化。實(shí)驗(yàn)結(jié)果表明效果良好，磁場均勻度有很大的改善。 采用的主要方法是利用磁共振成像原理及傅里葉轉(zhuǎn)化技術(shù)去設(shè)計(jì)一種精確、方便、快捷的勻場方法。通過計(jì)算機(jī)模擬及有限元分析的方法進(jìn)行計(jì)算、優(yōu)化，最終得到理想的磁場均勻度。 良好的磁場均勻性是磁共振成像的基礎(chǔ)，是飽和壓脂序列(FATSAT)、平面回波成像(EPI)、彌散成像、頻譜分析等一系列近幾年新出現(xiàn)的先進(jìn)序列實(shí)現(xiàn)的前提條件。從而為臨床醫(yī)學(xué)提供了一種先進(jìn)的檢查手段，為疾病診治的及時性、準(zhǔn)確性、可靠性及病灶確切位置的判斷都提供了基礎(chǔ)。 該文所介紹的磁場均勻性測量、分析方法以及在此基礎(chǔ)上設(shè)計(jì)的勻場計(jì)算分析軟件已在多臺磁共振安裝調(diào)試過程中得到應(yīng)用，達(dá)到了預(yù)期的目的，能夠滿足現(xiàn)場調(diào)試的要求。該方法對于今后超導(dǎo)磁體磁共振的磁場均勻性調(diào)試，及在醫(yī)學(xué)影像學(xué)方面的發(fā)展有很好的應(yīng)用價值。該項(xiàng)技術(shù)在該領(lǐng)域的推廣必然會提高磁場均勻性的精度，推動醫(yī)學(xué)影像學(xué)及臨床診斷學(xué)的發(fā)展。并能帶來良好的社會效益及經(jīng)濟(jì)效益，具有關(guān)闊的應(yīng)用前景。
上傳時間： 2013-04-24
上傳用戶：tianjinfan
現(xiàn)階段，中國的自動售貨行業(yè)蓬勃發(fā)展。作為自動服務(wù)的核心部件，基于單片機(jī)的紙幣識別系統(tǒng)已經(jīng)越來越不能滿足市場需求。 本文對基于uClinux操作系統(tǒng)和S3C4510B的紙幣識別系統(tǒng)的各個方面進(jìn)行了研究。研究表明，紙幣識別系統(tǒng)要求能滿足硬實(shí)時性，但uClinux操作系統(tǒng)的實(shí)時性不強(qiáng)。由于uClinux功能強(qiáng)大，免費(fèi)且資源豐富，如能成功改進(jìn)本紙幣識別系統(tǒng)的實(shí)時性，紙幣識別系統(tǒng)將在成本，性能和功能性等方面有更大的優(yōu)勢，所以對實(shí)時性進(jìn)行改進(jìn)將非常有意義。 在本紙幣識別系統(tǒng)中，紙幣特征采集子系統(tǒng)對實(shí)時性要求很高，需要滿足硬實(shí)時的要求，所以是否能滿足該子系統(tǒng)的實(shí)時性的要求，將是本紙幣識別系統(tǒng)能否很好工作的關(guān)鍵所在。通過對當(dāng)前多種uClinux實(shí)時性改進(jìn)方案進(jìn)行了解和研究，參考了RTAI和RTLinux的工作原理，提出了基于uClinux操作系統(tǒng)和S3C4510B的紙幣識別系統(tǒng)的實(shí)時性改進(jìn)方案。紙幣特征采集子系統(tǒng)主要依靠碼盤光耦產(chǎn)生的反饋信號生成硬件中斷，然后通過處理該中斷，實(shí)現(xiàn)對紙幣特征的采集。在本文提出的方案中，為了提高系統(tǒng)對硬件中斷的反應(yīng)速度，避開uClinux對中斷的慢處理，在操作系統(tǒng)與硬件之間建立了一個特殊的硬件抽象層來管理中斷，并將紙幣特征采集功能與操作系統(tǒng)剝離，放入一個單獨(dú)的處理單元。通過這樣的處理，使得中斷產(chǎn)生時，硬件抽象層暫停uClinux操作系統(tǒng)的運(yùn)行，直接將中斷交由紙幣特征采集處理單元處理，實(shí)時的完成紙幣特征數(shù)據(jù)的采集。
標(biāo)簽： uClinux ARM 識別系統(tǒng) 實(shí)時性
上傳時間： 2013-05-24
上傳用戶：shenlan
自上個世紀(jì)九十年代以來，我國著名學(xué)者、現(xiàn)中國科學(xué)院院士、清華大學(xué)陳難先教授等人使用無窮級數(shù)的Mobius反演公式解決了一系列重要的應(yīng)用物理中的逆問題，例如費(fèi)米體系逆問題、信號處理等，開創(chuàng)了應(yīng)用、推廣數(shù)論中的Mobius變換解決物理學(xué)中各種逆問題的巧妙方法，其工作在1990年得到了世界著名的《NATURE》雜志的整版專評與高度評價。華僑大學(xué)蘇武潯、張渭濱教授等則把Mobius變換的方法應(yīng)用于幾種常用波形（包括周期矩形脈沖，奇偶對稱方波和三角波等）的傅立葉級數(shù)的逆變換運(yùn)算，得到正、余弦函數(shù)及一般周期信號的各種常用波形的信號展開；并求得了與各種常用波形信號函數(shù)族相正交的函數(shù)族，以用于各展開系數(shù)的計(jì)算與信息的解調(diào)；而后把它們應(yīng)用到通信系統(tǒng)中，提出了一種新的通信系統(tǒng)，即新型Chen-Mobius通信系統(tǒng)。 在新型通信系統(tǒng)中，把這種正交函數(shù)族應(yīng)用于系統(tǒng)的相干調(diào)制解調(diào)中，取代傳統(tǒng)通信系統(tǒng)中調(diào)制解調(diào)所采用的三角正交函數(shù)族。正是這種正交函數(shù)族使得通信系統(tǒng)的傳輸性能大大提高，保密性加強(qiáng)，而且正交函數(shù)族產(chǎn)生很方便。 本文從軟件仿真和硬件實(shí)現(xiàn)兩個方面對Chen-Mobius通信系統(tǒng)進(jìn)行了驗(yàn)證。首先，利用MATLAB軟件構(gòu)建Chen-Mobius數(shù)字通信系統(tǒng)，通過計(jì)算機(jī)編程，對Chen-Mobius單路、四路和八路的數(shù)字通信系統(tǒng)進(jìn)行仿真分析，對該系統(tǒng)在不同信噪比情況下的錯誤概率進(jìn)行了計(jì)算，并繪出了信噪比-錯誤概率曲線；其次，在QuartusⅡ軟件平臺上，利用VHDL語言文本輸入和原理圖輸入的方法構(gòu)建Chen-Mobius數(shù)字通信系統(tǒng)，對該系統(tǒng)進(jìn)行了仿真，包括設(shè)計(jì)綜合、引腳分配、仿真驗(yàn)證、時序分析等；再次，在QuartusⅡ軟件仿真的基礎(chǔ)上，在Altera公司的Stratix GX芯片上，實(shí)現(xiàn)了硬件的編程和下載，從而完成了Chen-Mobius數(shù)字通信系統(tǒng)的FPGA實(shí)現(xiàn)；最后，從MATLAB軟件仿真和硬件實(shí)現(xiàn)的結(jié)果出發(fā)，通過分析系統(tǒng)的性能，簡單展望了Chen-Mobius數(shù)字通信系統(tǒng)的應(yīng)用前景。 本文通過軟件仿真得到了Chen-Mobius數(shù)字通信系統(tǒng)的信噪比-錯誤概率曲線，從理論上驗(yàn)證了該系統(tǒng)的強(qiáng)的抗干擾能力；利用FPGA完成了系統(tǒng)的硬件實(shí)現(xiàn)，從實(shí)際上驗(yàn)證了該系統(tǒng)的可實(shí)現(xiàn)性。從兩方面都可以說明，Chen-Mobius通信系統(tǒng)雖然只是一個新的起點(diǎn)，但它卻預(yù)示著光明的應(yīng)用前景。
標(biāo)簽： ChenMobius MATLAB FPGA 數(shù)字通信系統(tǒng)
上傳時間： 2013-05-19
上傳用戶：sa123456
H.264作為新一代視頻編碼標(biāo)準(zhǔn)，相比上一代視頻編碼標(biāo)準(zhǔn)MPEG2，在相同畫質(zhì)下，平均節(jié)約64﹪的碼流。該標(biāo)準(zhǔn)僅設(shè)定了碼流的語法結(jié)構(gòu)和解碼器結(jié)構(gòu)，實(shí)現(xiàn)靈活性極大，其規(guī)定了三個檔次，每個檔次支持一組特定的編碼功能，并支持一類特定的應(yīng)用，因此。H.264的編碼器的設(shè)計(jì)可以根據(jù)需求的不同而不同。 H.264雖然具有優(yōu)異的壓縮性能，但是其復(fù)雜度卻比一般編碼器高的多。本文對H.264進(jìn)行了編碼復(fù)雜度分析，并統(tǒng)計(jì)了整個軟件編碼中計(jì)算量的分布。H.264中采用了率失真優(yōu)化算法，提高了幀內(nèi)預(yù)測編碼的效率。在該算法下進(jìn)行幀內(nèi)預(yù)測時，為了得到一個宏塊的預(yù)測模式，需要進(jìn)行592次率失真代價計(jì)算。因此為了降低幀內(nèi)預(yù)測模式選擇的計(jì)算復(fù)雜度，本文改進(jìn)了幀內(nèi)預(yù)測模式選擇算法。實(shí)踐證明，在PSNR值的損失可以忽略不計(jì)的情況下，該算法相比原算法，幀內(nèi)編碼時間平均節(jié)約60﹪以上，對編碼的實(shí)時性有較大幫助。 為了實(shí)現(xiàn)實(shí)時編碼，考慮到FPGA的高效運(yùn)算速度和使用靈活性，本文還研究了H.264編碼器基本檔次的FPGA實(shí)現(xiàn)。首先研究了H.264編碼器硬件實(shí)現(xiàn)架構(gòu)，并對影響編碼速度，且具有硬件實(shí)現(xiàn)優(yōu)越性的幾個重要部分進(jìn)行了算法研究和FPGA.實(shí)現(xiàn)。本文主要研究了H.264編碼器中整數(shù)DCT變換、量化、Zig-Zag掃描、CAVLC編碼以及反量化、逆整數(shù)DCT變換等部分。分別對這些模塊進(jìn)行了綜合和時序仿真，并將驗(yàn)證后通過的系統(tǒng)模塊下載到Xilinx virtex-Ⅱ Pro的FPGA中，進(jìn)行了在線測試，驗(yàn)證了該系統(tǒng)對輸入的殘差數(shù)據(jù)實(shí)時壓縮編碼的功能。 本文對H.264編碼器幀內(nèi)預(yù)測模式選擇算法的改進(jìn)，算法實(shí)現(xiàn)簡單，對軟件編碼的實(shí)時性有很大幫助。本文對在單片F(xiàn)PGA上實(shí)現(xiàn)H.264編碼器做出了探索性嘗試，這對H.264編碼器芯片的設(shè)計(jì)有著積極的借鑒性。
標(biāo)簽： FPGA 264 幀內(nèi)預(yù)測 算法優(yōu)化
上傳時間： 2013-05-25
上傳用戶：refent
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
