国产精品久久综合av爱欲tv,国产精品视频自拍,www.超碰在线

可編程計(jì)數(shù)器

Signal.txt存儲(chǔ)的是信號一信號二交替存儲(chǔ)的數(shù)據(jù)。可直接用文本編輯器打開查看。 Signal1.txt存儲(chǔ)的是信號一的數(shù)據(jù)。可直接用文本編輯器打開查看。

Signal.txt存儲(chǔ)的是信號一信號二交替存儲(chǔ)的數(shù)據(jù)。可直接用文本編輯器打開查看。 Signal1.txt存儲(chǔ)的是信號一的數(shù)據(jù)。可直接用文本編輯器打開查看。 Signal2.txt存儲(chǔ)的是信號二的數(shù)據(jù)。可直接用文本編輯器打開查看。

標(biāo)簽： Signal txt 存儲(chǔ) 信號

上傳時(shí)間： 2013-12-19

上傳用戶：ukuk
基于《Stellaris外設(shè)驅(qū)動(dòng)庫》的例程：定時(shí)器32位周期定時(shí)示例掌握以下幾個(gè)庫函數(shù)： TimerConfigure() TimerLoadSet() TimerEnable()

基于《Stellaris外設(shè)驅(qū)動(dòng)庫》的例程：定時(shí)器32位周期定時(shí)示例掌握以下幾個(gè)庫函數(shù)： TimerConfigure() TimerLoadSet() TimerEnable()/TimerDisable() 本實(shí)驗(yàn)實(shí)現(xiàn)了如何將定時(shí)器配置為32位單次觸發(fā)。在定時(shí)器超時(shí)時(shí)，LED1的狀態(tài)由亮熄滅，從而指示定時(shí)器已經(jīng)超時(shí)。

標(biāo)簽： TimerConfigure TimerLoadSet TimerEnable Stellaris

上傳時(shí)間： 2013-12-23

上傳用戶：caiiicc
基于《Stellaris外設(shè)驅(qū)動(dòng)庫》的例程：定時(shí)器32位周期定時(shí)示例請掌握以下庫函數(shù)的用法： TimerConfigure() TimerLoadSet() TimerEnable

基于《Stellaris外設(shè)驅(qū)動(dòng)庫》的例程：定時(shí)器32位周期定時(shí)示例請掌握以下庫函數(shù)的用法： TimerConfigure() TimerLoadSet() TimerEnable()/TimerDisable() TimerIntEnable() TimerIntStatus() TimerIntClear() 本實(shí)驗(yàn)實(shí)現(xiàn)了如何定時(shí)器產(chǎn)生周期性中斷。定時(shí)器被設(shè)置為每秒產(chǎn)生2次中斷，在每次進(jìn)入中斷處理程序中時(shí)都翻轉(zhuǎn)一側(cè)對應(yīng)的GPIO端口。LED1指示燈指示了每次中斷及中斷的速率。

標(biāo)簽： TimerConfigure TimerLoadSet TimerEnable Stellaris

上傳時(shí)間： 2013-12-29

上傳用戶：waitingfy
基于《Stellaris外設(shè)驅(qū)動(dòng)庫》的例程：定時(shí)器32位RTC用法示例（32.768kHz振蕩信號從CCP2管腳輸入

基于《Stellaris外設(shè)驅(qū)動(dòng)庫》的例程：定時(shí)器32位RTC用法示例（32.768kHz振蕩信號從CCP2管腳輸入，RTC時(shí)鐘從UART2輸出）本實(shí)驗(yàn)程序演示了如何使用定時(shí)器配置為32為RTC模式，并使用RTC定時(shí)器產(chǎn)生匹配中斷。每次進(jìn)入中斷函數(shù)中由串口發(fā)送顯示一次當(dāng)前時(shí)間，初始時(shí)間假設(shè)為9：58：40。本實(shí)驗(yàn)需要一個(gè)32.768kHz的RTC時(shí)鐘源，本范例把TIMER0A配置成了16位PWM模式，利用CCP0腳輸出頻率大致為32768Hz的PWM波，免去了用戶外接32768晶振的麻煩。調(diào)試時(shí)，只需把PB0和PB1短接就可以。

標(biāo)簽： Stellaris 32.768 CCP2 RTC

上傳時(shí)間： 2013-12-04

上傳用戶：moerwang
基于《Stellaris外設(shè)驅(qū)動(dòng)庫》的例程：定時(shí)器16位單次觸發(fā)定時(shí)示例本實(shí)驗(yàn)演示了如何將定時(shí)器僅產(chǎn)生一次中斷

基于《Stellaris外設(shè)驅(qū)動(dòng)庫》的例程：定時(shí)器16位單次觸發(fā)定時(shí)示例本實(shí)驗(yàn)演示了如何將定時(shí)器僅產(chǎn)生一次中斷，用TimerFlag作為是否進(jìn)入過中斷的標(biāo)志。在中斷處理函數(shù)中，置位TimerFlag，從而熄滅LED1。

標(biāo)簽： Stellaris 定時(shí)器外設(shè) 中斷

上傳時(shí)間： 2014-09-10

上傳用戶：cmc_68289287
基于《Stellaris外設(shè)驅(qū)動(dòng)庫》的例程：定時(shí)器16位周期定時(shí)示例本實(shí)驗(yàn)程序演示了如何使用定時(shí)器實(shí)現(xiàn)周期性中斷。定時(shí)器從裝載值遞減至0后產(chǎn)生一次中斷

基于《Stellaris外設(shè)驅(qū)動(dòng)庫》的例程：定時(shí)器16位周期定時(shí)示例本實(shí)驗(yàn)程序演示了如何使用定時(shí)器實(shí)現(xiàn)周期性中斷。定時(shí)器從裝載值遞減至0后產(chǎn)生一次中斷，在中斷處理函數(shù)中翻轉(zhuǎn)一次LED1。LED1指示燈指示了每次中斷及中斷的速率。

標(biāo)簽： Stellaris 定時(shí)器周期中斷

上傳時(shí)間： 2013-12-01

上傳用戶：wl9454
多線程簡單下載器 j2se實(shí)現(xiàn) 多線程簡單下載器 j2se實(shí)現(xiàn)

多線程簡單下載器 j2se實(shí)現(xiàn) 多線程簡單下載器 j2se實(shí)現(xiàn)

標(biāo)簽： j2se 多線程下載器

上傳時(shí)間： 2014-01-06

上傳用戶：熊少鋒
《Qt 5編程入門》源碼

《Qt 5編程入門》源碼,《Qt 5編程入門》源碼

標(biāo)簽： Qt 5

上傳時(shí)間： 2016-03-30

上傳用戶：白嫖一時(shí)爽
基于AT89C51單片機(jī)的微型可編程控崩器

介招用AT8 9 c5 單片機(jī)構(gòu)成微型可鳊程控制器PLc的設(shè)計(jì)思路一系統(tǒng)硬件配置和軟件設(shè)計(jì)方法，最后給出此微型可鳊程控制器在水塔水位控制中應(yīng)用的實(shí)例。

標(biāo)簽： 89C C51 AT 89

上傳時(shí)間： 2013-04-24

上傳用戶：zhangjt
可編輯程邏輯及IC開發(fā)領(lǐng)域的EDA工具介紹

EDA （Electronic Design Automation）即“電子設(shè)計(jì)自動(dòng)化”，是指以計(jì)算機(jī)為工作平臺(tái)，以EDA軟件為開發(fā)環(huán)境，以硬件描述語言為設(shè)計(jì)語言，以可編程器件PLD為實(shí)驗(yàn)載體(包括CPLD、FPGA、EPLD等)，以集成電路芯片為目標(biāo)器件的電子產(chǎn)品自動(dòng)化設(shè)計(jì)過程。“工欲善其事，必先利其器”，因此，EDA工具在電子系統(tǒng)設(shè)計(jì)中所占的份量越來越高。下面就介紹一些目前較為流行的EDA工具軟件。 PLD 及IC設(shè)計(jì)開發(fā)領(lǐng)域的EDA工具，一般至少要包含仿真器（Simulator）、綜合器（Synthesizer）和配置器（Place and Routing, P&R）等幾個(gè)特殊的軟件包中的一個(gè)或多個(gè)，因此這一領(lǐng)域的EDA工具就不包括Protel、PSpice、Ewb等原理圖和PCB板設(shè)計(jì)及電路仿真軟件。目前流行的EDA工具軟件有兩種分類方法：一種是按公司類別進(jìn)行分類，另一種是按功能進(jìn)行劃分。若按公司類別分，大體可分兩類：一類是EDA 專業(yè)軟件公司，業(yè)內(nèi)最著名的三家公司是Cadence、Synopsys和Mentor Graphics；另一類是PLD器件廠商為了銷售其產(chǎn)品而開發(fā)的EDA工具，較著名的公司有Altera、Xilinx、lattice等。前者獨(dú)立于半導(dǎo)體器件廠商，具有良好的標(biāo)準(zhǔn)化和兼容性，適合于學(xué)術(shù)研究單位使用，但系統(tǒng)復(fù)雜、難于掌握且價(jià)格昂貴；后者能針對自己器件的工藝特點(diǎn)作出優(yōu)化設(shè)計(jì)，提高資源利用率，降低功耗，改善性能，比較適合產(chǎn)品開發(fā)單位使用。若按功能分，大體可以分為以下三類。 (1) 集成的PLD/FPGA開發(fā)環(huán)境由半導(dǎo)體公司提供，基本上可以完成從設(shè)計(jì)輸入（原理圖或HDL）→仿真→綜合→布線→下載到器件等囊括所有PLD開發(fā)流程的所有工作。如Altera公司的MaxplusⅡ、QuartusⅡ，Xilinx公司的ISE，Lattice公司的 ispDesignExpert等。其優(yōu)勢是功能全集成化，可以加快動(dòng)態(tài)調(diào)試，縮短開發(fā)周期；缺點(diǎn)是在綜合和仿真環(huán)節(jié)與專業(yè)的軟件相比，都不是非常優(yōu)秀的。 (2) 綜合類這類軟件的功能是對設(shè)計(jì)輸入進(jìn)行邏輯分析、綜合和優(yōu)化，將硬件描述語句（通常是系統(tǒng)級的行為描述語句）翻譯成最基本的與或非門的連接關(guān)系（網(wǎng)表），導(dǎo)出給PLD/FPGA廠家的軟件進(jìn)行布局和布線。為了優(yōu)化結(jié)果，在進(jìn)行較復(fù)雜的設(shè)計(jì)時(shí)，基本上都使用這些專業(yè)的邏輯綜合軟件，而不采用廠家提供的集成PLD/FPGA開發(fā)工具。如Synplicity公司的Synplify、Synopsys公司的FPGAexpress、FPGA Compiler Ⅱ等。 (3) 仿真類這類軟件的功能是對設(shè)計(jì)進(jìn)行模擬仿真，包括布局布線（P&R）前的“功能仿真”（也叫“前仿真”）和P&R后的包含了門延時(shí)、線延時(shí)等的“時(shí)序仿真”（也叫“后仿真”）。復(fù)雜一些的設(shè)計(jì)，一般需要使用這些專業(yè)的仿真軟件。因?yàn)橥瑯拥脑O(shè)計(jì)輸入，專業(yè)軟件的仿真速度比集成環(huán)境的速度快得多。此類軟件最著名的要算Model Technology公司的Modelsim，Cadence公司的NC-Verilog/NC-VHDL/NC-SIM等。以上介紹了一些具代表性的EDA 工具軟件。它們在性能上各有所長，有的綜合優(yōu)化能力突出，有的仿真模擬功能強(qiáng)，好在多數(shù)工具能相互兼容，具有互操作性。比如Altera公司的 QuartusII集成開發(fā)工具，就支持多種第三方的EDA軟件，用戶可以在QuartusII軟件中通過設(shè)置直接調(diào)用Modelsim和 Synplify進(jìn)行仿真和綜合。如果設(shè)計(jì)的硬件系統(tǒng)不是很大，對綜合和仿真的要求不是很高，那么可以在一個(gè)集成的開發(fā)環(huán)境中完成整個(gè)設(shè)計(jì)流程。如果要進(jìn)行復(fù)雜系統(tǒng)的設(shè)計(jì)，則常規(guī)的方法是多種EDA工具協(xié)調(diào)工作，集各家之所長來完成設(shè)計(jì)流程。

標(biāo)簽： EDA 編輯邏輯

上傳時(shí)間： 2013-11-19

上傳用戶：wxqman

<source id="dwbkn"></source>