Linux設(shè)備驅(qū)動(dòng)程序的開發(fā)工作涉及到相當(dāng)多的系統(tǒng)內(nèi)核細(xì)節(jié)，對(duì)開發(fā)人員的要求很高。由于缺乏必要的可重用性，一個(gè)新設(shè)備的驅(qū)動(dòng)程序的開發(fā)速度也很緩慢。為了簡化其開發(fā)流程和提高已有代碼的可重用性，該文將C+
標(biāo)簽： Linux 設(shè)備驅(qū)動(dòng) 程序
上傳時(shí)間： 2013-04-24
上傳用戶：vendy
X射線衍射儀目前被廣泛應(yīng)用于冶金、石油、化工、科研、航空航天、教學(xué)、材料生產(chǎn)等諸多領(lǐng)域。而X射線管是X衍射儀的關(guān)鍵部件之一，X射線被激發(fā)時(shí)會(huì)產(chǎn)生兩種譜線：特征譜線和連續(xù)譜線。X射線管的工作狀態(tài)決定能否產(chǎn)生符合實(shí)驗(yàn)要求的X射線特征譜線和連續(xù)譜線，這就要求我們對(duì)X射線管的工作狀態(tài)進(jìn)行精確控制。 本文根據(jù)X射線管工作狀態(tài)和衍射儀相關(guān)功能的要求，提出了基于ARM和uCOS-Ⅱ的衍射儀高壓控制系統(tǒng)的設(shè)計(jì)方案，并在分析和研究的基礎(chǔ)上，實(shí)現(xiàn)并驗(yàn)證了該方案。該系統(tǒng)以ARM為主控制芯片，結(jié)合CPLD芯片，完成對(duì)X射線管工作狀態(tài)的控制和其它相關(guān)功能的控制。由于多任務(wù)的需要，在ARM的基礎(chǔ)上引入了嵌入式操作系統(tǒng)uCOS-Ⅱ。具體的，本文完成了相應(yīng)原理圖和印刷電路板的設(shè)計(jì)。在ARM7芯片LPC2378上，完成了嵌入式操作系統(tǒng)uCOS-II的移植；在uCOS-II操作系統(tǒng)上，通過對(duì)ARM芯片編程，實(shí)現(xiàn)了對(duì)X射線管的工作狀態(tài)進(jìn)行精確控制，以及光閘、水循環(huán)等相關(guān)功能的控制。 上述系統(tǒng)已通過實(shí)際的安裝調(diào)試。測試結(jié)果表明，該系統(tǒng)能夠滿足設(shè)計(jì)要求，實(shí)現(xiàn)全部的預(yù)期功能，可完成對(duì)X射線管的工作狀態(tài)的精確控制，和衍射儀相關(guān)功能的控制。
上傳時(shí)間： 2013-04-24
上傳用戶：BK094
TLP521光耦和2sc2120三極管，IRF9140組成的驅(qū)動(dòng)電路
上傳時(shí)間： 2013-07-07
上傳用戶：西伯利亞
光纖布拉格光柵(Fiber Bragg Grating)傳感器是近幾年光纖傳感技術(shù)領(lǐng)域的研究熱點(diǎn)，光纖光柵傳感器可以工作在強(qiáng)電磁場、高溫有腐蝕性的以及有爆炸危險(xiǎn)性的惡劣環(huán)境中，且易于將多個(gè)光纖光柵串聯(lián)在一起構(gòu)成光纖光柵陣列，實(shí)現(xiàn)分布式傳感，這是其他傳感元件所不及的。 本文設(shè)計(jì)了光纖光柵傳感網(wǎng)絡(luò)可調(diào)諧法布里-珀羅(Fabry-Perot)腔解調(diào)測試系統(tǒng)。系統(tǒng)主要分光路和電路兩部分，在光路部分，研究了光纖光柵解調(diào)技術(shù)，分析和比較了幾種常見的波長解調(diào)方法，由于F-P腔調(diào)諧范圍寬，可以實(shí)現(xiàn)多點(diǎn)測量，因此決定采用可調(diào)諧F．P腔法進(jìn)行信號(hào)解調(diào)。對(duì)可調(diào)諧 F-P腔解調(diào)法做了理論分析和研究，并通過Matlab仿真對(duì)影響F-P濾波效果的腔長和反射率兩個(gè)參數(shù)進(jìn)行了優(yōu)化設(shè)計(jì)。在電路部分，首先設(shè)計(jì)整形電路將光電探測器的輸出信號(hào)整形成矩形脈沖信號(hào)，設(shè)計(jì)了計(jì)算中心波長的方法，最后搭建了硬件電路來驗(yàn)證中心波長的計(jì)算方法。硬件電路以 Philips公司的 LPC2214 為核心處理器。該硬件電路包括電源電路，復(fù)位電路，串口電路，JTAG 調(diào)試接口，數(shù)碼管顯示等。軟件方面，設(shè)計(jì)了相關(guān)的軟件程序和模擬信號(hào)源，最后利用模擬信號(hào)源作為該解調(diào)測試系統(tǒng)的信號(hào)進(jìn)行實(shí)驗(yàn)驗(yàn)證，得出實(shí)驗(yàn)數(shù)據(jù)，經(jīng)過分析驗(yàn)證了該解調(diào)測試系統(tǒng)的可行性。
標(biāo)簽： ARM 光纖光柵 傳感網(wǎng)絡(luò) 解調(diào)器
上傳時(shí)間： 2013-05-26
上傳用戶：hooooor
本文對(duì)基于ARM的可編程控制器進(jìn)行了研究。本文研制的可編程控制器配置簡單，擴(kuò)展方便，抗干擾能力強(qiáng)，可靠性高。能夠采集4～20mA/0～5V的模擬量以及12路開關(guān)量；輸出1路-10～+10V、4路0～5V與2路0～20mA的模擬量以及8路開關(guān)量；能夠采集6路溫度信號(hào)：可以應(yīng)用于開關(guān)量的邏輯控制；能實(shí)現(xiàn)簡單的PID控制：并配有RS232串行通信接口以及CAN總線通信接口，能滿足基本工業(yè)控制的要求。
上傳時(shí)間： 2013-04-24
上傳用戶：LSPSL
LED照明已確然成為一項(xiàng)主流技術(shù)。該項(xiàng)技術(shù)正日臻成熟，標(biāo)志之一就是大量LED照明標(biāo)準(zhǔn)和規(guī)范的陸續(xù)出臺(tái)。嚴(yán)格的效率要求已存在相當(dāng)一段時(shí)間了，今后仍將不斷提高。但近段時(shí)間，LED照明設(shè)計(jì)師的工作卻更為棘手了，因?yàn)橐瑫r(shí)滿足以下兩項(xiàng)要求：既要用針對(duì)白熾燈的調(diào)光器來實(shí)現(xiàn)調(diào)光控制功能，又要實(shí)現(xiàn)高功率因數(shù)性能。
標(biāo)簽： LED 照明應(yīng)用 無閃爍調(diào)光
上傳時(shí)間： 2013-05-27
上傳用戶：cknck
近年來提出的光突發(fā)交換OBS(Optical．Burst Switching)技術(shù)，結(jié)合了光路交換(OCS)與光分組交換(OPS)的優(yōu)點(diǎn)，有效支持高突發(fā)、高速率的多種業(yè)務(wù)，成為目前研究的熱點(diǎn)和前沿。 本論文圍繞國家“863”計(jì)劃資助課題“光突發(fā)交換關(guān)鍵技術(shù)和試驗(yàn)系統(tǒng)”，主要涉及兩個(gè)方面：LOBS邊緣節(jié)點(diǎn)核心板和光板FPGA的實(shí)現(xiàn)方案，重點(diǎn)關(guān)注于邊緣節(jié)點(diǎn)核心板突發(fā)包組裝算法。 本文第一章首先介紹LOBS網(wǎng)絡(luò)的背景、架構(gòu)，分析了LOBS網(wǎng)絡(luò)的關(guān)鍵技術(shù)，然后介紹了本論文后續(xù)章節(jié)研究的主要內(nèi)容。 第二章介紹了LOBS邊緣節(jié)點(diǎn)的總體結(jié)構(gòu)，主要由核心板和光板組成。核心板包括千兆以太網(wǎng)物理層接入芯片，突發(fā)包組裝FPGA，突發(fā)包調(diào)度FPGA，SDRAM以及背板驅(qū)動(dòng)芯片($2064)等硬件模塊。光板包括$2064，發(fā)射FPGA，接收FPGA，光發(fā)射機(jī)，光接收機(jī)，CDR等硬件模塊。論文對(duì)這些軟硬件資源進(jìn)行了詳細(xì)介紹，重點(diǎn)關(guān)注于各FPGA與其余硬件資源的接口。 第三章闡明了LOBS邊緣節(jié)點(diǎn)FPGA的具體實(shí)現(xiàn)方法，分為核心板突發(fā)包組裝FPGA和光板FPGA兩部分。核心板FPGA對(duì)數(shù)據(jù)和描述信息分別存儲(chǔ)，僅對(duì)描述信息進(jìn)行處理，提高了組裝效率。在維護(hù)突發(fā)包信息時(shí)，實(shí)時(shí)查詢和更新FEC配置表，保證了對(duì)FEE狀態(tài)表維護(hù)的靈活性。在讀寫SDRAM時(shí)都采用整頁突發(fā)讀寫模式，對(duì)MAC幀整幀一次性寫入，讀取時(shí)采用超前預(yù)讀模式，對(duì)SDRAM內(nèi)存的使用采取即時(shí)申請(qǐng)方式，十分靈活高效。光板FPGA分為發(fā)射和接收兩個(gè)方向，主要是將進(jìn)入FPGA的數(shù)據(jù)進(jìn)行同步后按照指定的格式發(fā)送。 第四章總結(jié)了論文的主要內(nèi)容，并對(duì)LOBS技術(shù)進(jìn)行展望。本論文組幀算法采用動(dòng)態(tài)組裝參數(shù)表的方法，可以充分支持各種擴(kuò)展，包括自適應(yīng)動(dòng)態(tài)組裝算法。
標(biāo)簽： LOBS FPGA 節(jié)點(diǎn)
上傳時(shí)間： 2013-05-26
上傳用戶：AbuGe
隨著設(shè)計(jì)規(guī)模的不斷增加，芯片的平均設(shè)計(jì)門數(shù)已經(jīng)超越百萬級(jí)，驗(yàn)證已經(jīng)成為設(shè)計(jì)流程中的主要瓶頸。目前，基于FPGA的硬件驗(yàn)證憑借其速度快、易修改的特性越來越受到驗(yàn)證工程師的青睞。 本文正是基于FPGA驗(yàn)證的思想，以一款光同步傳輸網(wǎng)(SDH)芯片的驗(yàn)證為例，展開了全面的論述。通過對(duì)驗(yàn)證理論以及FPGA性能特點(diǎn)的研究與分析，從驗(yàn)證的正確性、全面性、快速性和可重用性等方面對(duì)FPGA驗(yàn)證進(jìn)行了理論剖析，并提出了一些新的理念和創(chuàng)新。此后又結(jié)合實(shí)踐，詳盡敘述了驗(yàn)證中的一些重要環(huán)節(jié)，并總結(jié)出了一套比較完善的FPGA驗(yàn)證流程，可以有效地支撐實(shí)際芯片的驗(yàn)證工作。 本文對(duì)于百萬門級(jí)專用集成電路的成功實(shí)踐，不僅是對(duì)FPGA驗(yàn)證理論的證實(shí)，而且從驗(yàn)證的思路和方法上對(duì)后續(xù)芯片有一定的指導(dǎo)意義。文中經(jīng)驗(yàn)教訓(xùn)的總結(jié)可以有效地幫助驗(yàn)證工程師達(dá)到降低芯片開發(fā)成本，縮短面市時(shí)間的目的。
上傳時(shí)間： 2013-05-17
上傳用戶：宋桃子
隨著電子技術(shù)和EDA技術(shù)的發(fā)展,大規(guī)模可編程邏輯器件PLD(Programmable Logic Device)、現(xiàn)場可編程門陣列FPGA(Field Programmable Gates Array)完全可以取代大規(guī)模集成電路芯片,實(shí)現(xiàn)計(jì)算機(jī)可編程接口芯片的功能,并可將若干接口電路的功能集成到一片PLD或FPGA中.基于大規(guī)模PLD或FPGA的計(jì)算機(jī)接口電路不僅具有集成度高、體積小和功耗低等優(yōu)點(diǎn),而且還具有獨(dú)特的用戶可編程能力,從而實(shí)現(xiàn)計(jì)算機(jī)系統(tǒng)的功能重構(gòu).該課題以Altera公司FPGA(FLEX10K)系列產(chǎn)品為載體,在MAX+PLUSⅡ開發(fā)環(huán)境下采用VHDL語言,設(shè)計(jì)并實(shí)現(xiàn)了計(jì)算機(jī)可編程并行接芯片8255的功能.設(shè)計(jì)采用VHDL的結(jié)構(gòu)描述風(fēng)格,依據(jù)芯片功能將系統(tǒng)劃分為內(nèi)核和外圍邏輯兩大模塊,其中內(nèi)核模塊又分為RORT A、RORT B、OROT C和Control模塊,每個(gè)底層模塊采用RTL(Registers Transfer Language)級(jí)描述,整體生成采用MAX+PLUSⅡ的圖形輸入法.通過波形仿真、下載芯片的測試,完成了計(jì)算機(jī)可編程并行接芯片8255的功能.
標(biāo)簽： FPGA 計(jì)算機(jī) 可編程 外圍接口
上傳時(shí)間： 2013-06-08
上傳用戶：asddsd
傳統(tǒng)PLC使用時(shí)會(huì)出現(xiàn)一些問題，如程序死循環(huán)、程序跑飛、需要龐大的編譯系統(tǒng)作支持和不能實(shí)現(xiàn)精確位置控制等等；而發(fā)展到OPENPLC后，這些問題依然存在。為了更好地解決這些問題，本文提出一種全新的可編程控制器現(xiàn)場集成技術(shù)，用FPGA來實(shí)現(xiàn)PLC的功能，拋棄傳統(tǒng)PLC“程序”的概念，以“硬件線路”來實(shí)現(xiàn)控制功能，不論在經(jīng)濟(jì)上還是在性能上都具有更大的優(yōu)勢。 本課題在對(duì)國內(nèi)外可編程控制器，重點(diǎn)是HardPLC的開發(fā)和應(yīng)用的進(jìn)展進(jìn)行概述和分析的基礎(chǔ)上，系統(tǒng)開展了HardPLC組成模塊原理及其仿真模擬的研究。本研究的主要貢獻(xiàn)為： 1.對(duì)比分析了CPLD和FPGA的性能特點(diǎn)，闡明了Xilinx公司FPGA芯片結(jié)構(gòu)的兩個(gè)創(chuàng)新概念，指出了其優(yōu)越性能的結(jié)構(gòu)基礎(chǔ)； 2.系統(tǒng)分析了用HardPLC實(shí)現(xiàn)控制系統(tǒng)時(shí)的一些通用模塊，對(duì)每個(gè)模塊的工作原理進(jìn)行了深入的探討，用VHDL語言建立了每個(gè)模塊的模型，在此基礎(chǔ)上進(jìn)行了仿真、綜合，為進(jìn)一步研究可編程控制器的現(xiàn)場集成奠定了基礎(chǔ)； 3.在仿真綜合的基礎(chǔ)上，用所建立的模型完成了特定邏輯控制系統(tǒng)的控制要求，充分展示了其實(shí)際應(yīng)用的可行性； 4.在分析Xilinx公司SPARTANII系列FPGA芯片配置模式的基礎(chǔ)上，確定了應(yīng)用于實(shí)際的基于CPLD控制的FPGA芯片SlaveParallel配置模式。 本課題研究建立的模型對(duì)于開發(fā)具有我國自主知識(shí)產(chǎn)權(quán)的HardPLC組成IP庫具有一定的理論意義；對(duì)特定系統(tǒng)的控制實(shí)現(xiàn)，充分展示了基于FPGA的可編程控制器現(xiàn)場集成技術(shù)可以廣泛應(yīng)用于工控領(lǐng)域，加大推廣力度和建立更多的IP庫，在許多應(yīng)用場合可以取代傳統(tǒng)的PLC控制系統(tǒng)，為工控領(lǐng)域提供高可靠、低價(jià)格、簡單易操作的解決方案，這將帶來巨大的社會(huì)經(jīng)濟(jì)效益；所確定的FPGA芯片配置模式可廣泛應(yīng)用于對(duì)FPGA芯片配置數(shù)據(jù)的加載，在實(shí)踐生產(chǎn)中具有重要的實(shí)用價(jià)值。
標(biāo)簽： FPGA 可編程控制器 集成技術(shù) 應(yīng)用研究
上傳時(shí)間： 2013-05-30
上傳用戶：dtvboyy
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
