亚洲精品在线一区二区,超碰一区二区三区,高清欧美性猛交xxxx黑人猛交

同步信號(hào)

STM32的TIM1_CC1觸發雙ADC作同步規則轉換

TIM1_CC1觸發雙ADC作同步規則轉換，DMA存儲轉換結果。請使用\MDK-ARM(uV4)下的Keil工程文件，已調試通過。

標簽： STM ADC TIM 32

上傳時間： 2013-08-01

上傳用戶：zhliu007
針對醫療系統基于ADC0809的多通道同步數據采集

多通道同步數據采集系統的典型模型,并針對醫療系統設計完成了基于ADC0809的多通道同步數據采集裝\r\n置,采集綜合運用了光耦隔離及抗干擾、自修復等技術,提高了系統的性價比。\r\n

標簽： 0809 ADC 醫療系統多通道

上傳時間： 2013-08-08

上傳用戶：busterman
使用Verilog編寫的同步FIFO

使用Verilog編寫的同步FIFO，可通過設置程序中的DEPTH設置FIFO的深度，FIFO_WRITE_CLOCK上升沿向FIFO中寫入數據，\r\nFIFO_READ_CLOCK上升沿讀取數據。本程序對FIFO上層操作簡單實用。

標簽： Verilog FIFO 編寫

上傳時間： 2013-08-12

上傳用戶：ljt101007
基于SDR Sdram(同步動態RAM) 作為主存儲器的LED 顯示系統的研究

針對主控制板上存儲器(SRAM) 存儲的數據量小和最高頻率低的情況,提出了基于SDR Sdram(同步動態RAM) 作為主存儲器的LED 顯示系統的研究。在實驗中,使用了現場可編程門陣列( FPGA) 來實現各模塊的邏輯功能。最終實現了對L ED 顯示屏的控制,并且一塊主控制板最大限度的控制了256 ×128 個像素點,基于相同條件,比靜態內存控制的面積大了一倍,驗證了動態內存核[7 ]的實用性。

標簽： Sdram SDR RAM LED

上傳時間： 2013-08-21

上傳用戶：sjw920325
FPGA異步時鐘設計中的同步策略

FPGA異步時鐘設計中的同步策略，需要

標簽： FPGA 異步時鐘策略

上傳時間： 2013-08-23

上傳用戶：540750247
altera fpga 基于vhdl,實現vga的同步block

altera fpga 基于vhdl,實現vga的同步block.

標簽： altera block fpga vhdl

上傳時間： 2013-08-26

上傳用戶：hn891122
SYSTEMVIEW信真及其FPGA實現發送端設計

真序擴頻通信系統的SYSTEMVIEW信真及其FPGA實現發送端設計

標簽： SYSTEMVIEW FPGA 發送

上傳時間： 2013-08-28

上傳用戶：debuchangshi
基于FPGA的新型數據位同步時鐘提取(CDR)實現方法

基于FPGA的新型數據位同步時鐘提取(CDR)實現方法

標簽： FPGA CDR 數據位同步時鐘

上傳時間： 2013-08-28

上傳用戶：huyahui
基于FPGA 的OFDM 寬帶數據通信同步系統設計與實現

這是篇, 覺得甚是有用，大家共同學學。

標簽： FPGA OFDM 寬帶數據同步系統

上傳時間： 2013-08-31

上傳用戶：ming52900
FPGA同步設計技術

FPGA同步設計技術,對在FPGA設計中出現的同步問題,毛刺的處理等問題,給出了相應的對策

標簽： FPGA 同步設計

上傳時間： 2013-09-03

上傳用戶：lijianyu172