隨著航天技術的發(fā)展，載人飛船、空間站等復雜航天器對空-地或空-空之間數(shù)據傳輸速率的要求越來越高。在此情況下，為了提高空間通信中數(shù)據傳輸?shù)目煽啃裕ＷC接收端分路系統(tǒng)能和發(fā)送端一致，必須要經過幀同步。對衛(wèi)星基帶信號處理來說，幀同步是處理的第一步也是關鍵的一步。只有正確幀同步才能獲取正確的幀數(shù)據進行數(shù)據處理。因此，幀同步的效率，將直接影響到整個衛(wèi)星基帶信號處理的結果。 @@ 本設計在研究CCSDS標準及幀同步算法的基礎上，利用硬件描述語言及ISE9．2i開發(fā)平臺在基于FPGA的硬件平臺上設計并實現(xiàn)了單路數(shù)據輸入及兩路合路數(shù)據輸入的幀同步算法，并解決了其中可能存在的幀滑動及模糊度問題。在此基礎之上，針對兩路合路輸入時可能存在的兩路輸入不同步或幀滑動在兩路中分布不均勻問題，設計實現(xiàn)了兩路并行幀同步算法，并利用ModelSim SE 6．1f工具對上述算法進行了前仿真和后仿真，仿真結果表明上述算法符合設計要求。 @@ 本論文首先介紹了課題研究的背景及國內外研究現(xiàn)狀，其次介紹了與本課題相關的基礎理論及系統(tǒng)的軟硬件結構。然后對單路數(shù)據輸入幀同步、兩路數(shù)據合路輸入幀同步和兩路并行幀同步算法的具體設計及實現(xiàn)過程進行了詳細說明，并給出了后仿真結果及結果分析。最后，對論文工作進行了總結和展望，分析了其中存在的問題及需要改進的地方。 @@關鍵詞 FPGA；CCSDS；幀同步：模糊度；幀滑動
上傳時間： 2013-06-11
上傳用戶：liglechongchong
隨著電子技術的快速發(fā)展，各種電子設備對時間精度的要求日益提升。在衛(wèi)星發(fā)射、導航、導彈控制、潛艇定位、各種觀測、通信等方面，時鐘同步技術都發(fā)揮著極其重要的作用，得到了廣泛的推廣。對于分布式采集系統(tǒng)來說，中心主站需要對來自于不同采集設備的采集數(shù)據進行匯總和分析，得到各個采集點對同一事件的采集時間差異，通過對該時間差異的分析，最終做出對事件的準確判斷。如果分布式采集系統(tǒng)中的各個采集設備不具有統(tǒng)一的時鐘基準，那么得到的各個采集時間差異就不能反映出實際情況，中心主站也無法準確地對事件進行分析和判斷，甚至得出錯誤的結論。因此，時鐘同步是分布式采集系統(tǒng)正常運作的必要前提。 目前國內外時鐘同步領域常用的技術有GPS授時技術，鎖相環(huán)技術和IRIG-B 碼等。GPS授時技術雖然精度高，抗干擾性強，但是由于需要專用的GPS接收機，若單純使用GPS 授時技術做時鐘同步，就需要在每個采集點安裝接收機，成本較高。鎖相環(huán)是一種讓輸出信號在頻率和相位上與輸入參考信號同步的技術，輸出信號的時鐘準確度和穩(wěn)定性直接依賴于輸入參考信號。IRIG-B 碼是一種信息量大，適合傳輸?shù)臅r間碼，但是由于其時間精度低，不適合應用于高精度時鐘同步的系統(tǒng)。基于上述分析，本文結合這三種常用技術，提出了一種基于FPGA的分布式采集系統(tǒng)時鐘同步控制技術。該技術既保留了GPS 授時的高精確度和高穩(wěn)定性，又具備IRIG-B時間碼易傳輸和低成本的特性，為分布式采集系統(tǒng)中的時鐘同步提供了一種新的解決方案。 本文中的設計采用了Ublox公司的精確授時GPS芯片LEA-5T，通過對GPS芯片串行時間信息解碼，獲得準確的UTC時間，并實現(xiàn)了分布式采集系統(tǒng)中各個采集設備的精確時間打碼。為了能夠使整個分布式采集系統(tǒng)具有統(tǒng)一的高精度數(shù)據采集時鐘，本論文采用了數(shù)模混合的鎖相環(huán)技術，將GPS 接收芯片輸出的高精度秒信號作為參考基準，生成了與秒信號高精度同步的100MHZ 高頻時鐘。本文在FPGA 中完成了IRIG-B 碼的編碼部分，將B 碼的準時標志與GPS 秒信號同步，提高了IRIG-B 碼的時間精度。在分布式采集系統(tǒng)中，IRIG-B時間碼能直接通過串口或光纖將各個采集點時間與UTC時間統(tǒng)一，節(jié)約了各點布設GPS 接收機的高昂成本。最后，通過PC104總線對時鐘同步控制卡進行了數(shù)據讀取和測試，通過實驗結果的分析，提出了改進方案。實驗表明，改進后的時鐘同步控制方案具有很高的時鐘同步精度，對時鐘同步技術有著重大的推進意義！
上傳時間： 2013-08-05
上傳用戶：lz4v4
自20世紀80年代以來，正交頻分復用技術不但在廣播式數(shù)字音頻和視頻領域得到廣泛的應用，而且已經成為無線局域網標準(例如IEEE802.11a和HiperLAN/2等)的一部分。OFDM由于其頻譜利用率高，成本低等原因越來越受到人們的關注。隨著人們對通信數(shù)據化、寬帶化、個人化和移動化需求的增強，OFDM技術在綜合無線接入領域將會獲得越來越廣泛的應用。人們開始集中越來越多的精力開發(fā)OFDM技術在移動通信領域的應用，本文也是基于無線通信平臺上的OFDM技術的運用。 本文的所有內容都是建立在空地數(shù)據無線通信系統(tǒng)下行鏈路FPGA實現(xiàn)基礎上的。本文作者的主要工作集中在鏈路接收端的FPGA實現(xiàn)和調試上。主要包括幀同步(時間同步)算法的研究與設計、OFDM頻率同步算法的研究與設計以及同步模塊、OFDM解調模塊、QAM解調模塊的FPGA實現(xiàn)。最終實現(xiàn)高速數(shù)字圖像傳輸系統(tǒng)下行鏈路在無線環(huán)境中連通。 對于無線移動通信系統(tǒng)而言，多普勒頻移、收發(fā)設備的本地載頻偏差均可能破壞OFDM系統(tǒng)子載波之間的正交性，從而導致ICI，影響系統(tǒng)性能。另外，由于OFDM系統(tǒng)大多采用IFFT/FFT實現(xiàn)調制解調，因此在接收方確定FFT的起點對數(shù)據的正確解調也至關重要。同步技術即是針對系統(tǒng)中存在的定時偏差、頻率偏差進行定時、頻偏的估計與補償，來減少各種同步偏差對系統(tǒng)性能的影響。在OFDM實現(xiàn)的關鍵技術中，同步技術是十分重要的一部分。本文花費了三個章節(jié)闡述了同步技術的原理、算法和實現(xiàn)方法。 目前OFDM系統(tǒng)的載波同步方案，可以歸納為三大類：輔助數(shù)據類，盲估計類和基于循環(huán)前綴的半盲估計類。本文首先分析了各種載波同步方案的優(yōu)缺點，并舉例說明了各個載波同步方式的實現(xiàn)方法。然后具體闡述了本文在FPGA平臺上實現(xiàn)的OFDM接收端同步的同步方式，包括其具體算法和FPGA實現(xiàn)結構。本文所采用的幀同步和頻率同步方案都是采用輔助數(shù)據類的，在闡述其具體算法的同時對算法在不同參數(shù)和不同形式下的性能做出了仿真對比分析。 OFDM的解調采用FFT算法，在FPGA上的實現(xiàn)是十分方便的。本文主要闡述其實現(xiàn)結構，重點放在提取有效數(shù)據部分有效數(shù)據位置的推導過程。最后介紹了本文實現(xiàn)QAM軟解調的解調方法。 本文闡述算法采用先提出原理，然后給出具體公式，再根據公式中的系數(shù)和變量分析算法性能的方式。在闡述實現(xiàn)方式時首先給出實現(xiàn)框圖，然后對框圖中比較重要或者復雜的部分進行詳細闡述。在介紹完每個模塊實現(xiàn)方式之后給出了仿真或者上板結果，最后再給出整體測試結果。
上傳時間： 2013-06-26
上傳用戶：希醬大魔王
同步是移動通信領域中的關鍵技術，是保障通信初始和進行的必要過程，對系統(tǒng)的性能影響重大。縱觀移動通信系統(tǒng)的發(fā)展史，同步技術自始至終都是人們研究的熱點。 @@ WCDMA作為第三代移動通信無線接口標準之一，已經在全世界范圍內得到了商用。小區(qū)搜索是WCDMA的重要物理層過程，是實現(xiàn)下行移動臺和基站間同步的重要手段。 @@ 作為ASIC領域的一種半定制電路，現(xiàn)場可編程門陣列（FPGA）既解決了全定制電路不能修改的不足，又解決了原有可編程器件容量有限的問題。FPGA以其強大的現(xiàn)場可編程能力和開發(fā)速度優(yōu)勢，逐漸成為ASIC電路中設計周期最短、開發(fā)費用最低、風險最小的器件之一。 @@ 因此，研究WCDMA同步算法及其在FPGA中的實現(xiàn)與驗證是具有理論和現(xiàn)實意義的。本文首先介紹了WCDMA物理層基礎，接著詳細討論了WCDMA主同步、輔同步和導頻同步的原理，介紹了前兩步同步的改進型算法和證明，并和傳統(tǒng)相關算法在資源和實現(xiàn)復雜度方面進行了比較，給出了下行同步的浮點仿真結果和分析。之后，深入討論了下行同步的FPGA （V4-SX-35）實現(xiàn)方案、運算流程和模塊間的接口設計。最后，介紹了下行同步的FPGA驗證方法。 @@ 本文較為深入的討論了WCDMA下行同步的算法和FPGA實現(xiàn)方案，給出了理論分析和仿真、實驗結果。并在低復雜度和資源開銷條件下，完成了FPGA的硬件設計和片上測試，達到了系統(tǒng)的性能指標。 @@關鍵詞：WCDMA；同步；小區(qū)搜索；FPGA
上傳時間： 2013-04-24
上傳用戶：wsm555
隨著電力電子技術、微處理器技術、控制理論及永磁材料等技術的快速發(fā)展，以永磁同步電機作為控制對象的傳動領域得到了越來越廣泛的關注，隨著FPGA的技術的普及和廣泛應用，使得各種先進的控制算法得以實現(xiàn)，于是數(shù)字化、智能化的永磁交流控制器成為必然的發(fā)展趨勢和當前的研究熱點。本文的主要工作就是圍繞數(shù)字化的永磁同步電機控制器研究來展開。首先深入研究了永磁同步電機的數(shù)學建模方法及電機控制策略問題。在對永磁同步電機的數(shù)學模型進行了推導的基礎上，在PSIM仿真軟件中建立了永磁同步電機的電機模型，提出了一種永磁同步電機傳統(tǒng)控制系統(tǒng)仿真建模的新方法。其次對常用的數(shù)字脈寬調制方法進行了數(shù)學推導，并對滑模控制理論和矢量控制進行了深入的研究分析，將滑模變結構控制應用于永磁同步電機的調速系統(tǒng)中，改善了傳統(tǒng)PI控制器參數(shù)整定繁瑣、系統(tǒng)魯棒性差的缺點，仿真結果驗證了該系統(tǒng)設計方案的優(yōu)越性。最后在永磁同步電機建模仿真的基礎上，根據永磁同步電機控制器的設計要求及FPGA的特點，提出永磁同步電機控制器的的設計方案。按照FPGA模塊化設計思想，將整個系統(tǒng)進行了合理的劃分，分別對SVPWM、Park變換、SMC、反饋速度測量等重要模塊的FPGA硬件實現(xiàn)算法進行了深入的研究。各模塊在Modelsim平臺上完成功能仿真后并下載到Spartan-3E開發(fā)板上完成硬件驗證，驗證結果表明：永磁同步電機在低速和高速時都能穩(wěn)定運行，從而證實了本設計方案的可行性。
上傳時間： 2013-04-24
上傳用戶：wff
同步技術在許多通訊系統(tǒng)中都是至關重要的，而WCDMA作為第三代移動通信的標準之一，對其同步算法進行研究是非常必要的。FPGA在許多硬件實現(xiàn)中充當了很重要的角色，所以研究如何在FPGA上實現(xiàn)同步算法是非常具有實際意義的。 本文討論了三步小區(qū)搜索的算法，仿真了其性能，并且對如何進行算法的FPGA移植展開了深入的討論。 本文對三步小區(qū)搜索的算法按照算法計算量和運算速度的標準分別進行了比較和討論，并以節(jié)省資源和運行穩(wěn)定為前提進行了FPGA移植。最終在主同步中提出了改進型的PSC匹配濾波器算法，在FPGA上提出了采用指針型雙口RAM的實現(xiàn)方式；在輔同步中提出了改進型PFHT算法并采用查表遍歷算法判決，在FPGA上提出了用綜合型邏輯方式來實現(xiàn)；在導頻同步中采用了移位寄存器式擾碼生成算法，并引入了計分制判決算法。 與以往的WCDMA同步的FPGA實現(xiàn)相比，本文提出的實現(xiàn)方案巧妙地利用了FPGA的并行運算結構，在XILINX的V4芯片上只用了500個slice就完成了整個小區(qū)搜索，最大限度地節(jié)省了資源，為小區(qū)搜索在FPGA中的模塊小型化提供了途徑。
上傳時間： 2013-08-05
上傳用戶：leileiq
LED顯示屏作為一項高新科技產品正引起人們的高度重視，它以其動態(tài)范圍廣，亮度高，壽命長，工作性能穩(wěn)定而日漸成為顯示媒體中的佼佼者，現(xiàn)已廣泛應用于廣告、證券、交通、信息發(fā)布等各方面，且隨著全彩屏顯示技術的日益完善，LED顯示屏有著廣闊的市場前景。 本文主要研究的對象為全彩色LED同步顯示屏控制系統(tǒng)，提出了一個系統(tǒng)實現(xiàn)方案，整個系統(tǒng)分三部分組成：DVI解碼電路、發(fā)送系統(tǒng)以及接收系統(tǒng)。DVI解碼模塊用于從顯卡的DVI口獲取視頻源數(shù)據，經過T.D.M.S.解碼恢復出可供LED屏顯示的紅、綠、藍共24位像素數(shù)據和一些控制信號。發(fā)送系統(tǒng)用于將收到的數(shù)據流進行緩存，經處理后發(fā)送至以太網芯片進行以太網傳輸。接收系統(tǒng)接收以太網上傳來的視頻數(shù)據流，經過位分離操作后存入SRAM進行緩存，再串行輸入至LED顯示屏進行掃描顯示。然后，從多方面論述了該方案的可行性，仔細推導了LED顯示屏各技術參數(shù)之間的聯(lián)系及約束關系。 本課題采用可編程邏輯器件來完成系統(tǒng)功能，可編程邏輯器件具有高集成度、高速度、在線可編程等特點，不僅可以滿足高速圖像數(shù)據處理對速度的要求，而且增加了設計的靈活性，不需修改電路硬件設計，縮短了設計周期，還可以進行在線升級。
上傳時間： 2013-04-24
上傳用戶：西伯利亞
頻率是電子技術領域內的一個基本參數(shù)，同時也是一個非常重要的參數(shù)。穩(wěn)定的時鐘在高性能電子系統(tǒng)中有著舉足輕重的作用，直接決定系統(tǒng)性能的優(yōu)劣。隨著電子技術的發(fā)展，測頻系統(tǒng)使用時鐘的提高，測頻技術有了相當大的發(fā)展，但不管是何種測頻方法，±1個計數(shù)誤差始終是限制測頻精度進一步提高的一個重要因素。 本設計闡述了各種數(shù)字測頻方法的優(yōu)缺點。通過分析±1個計數(shù)誤差的來源得出了一種新的測頻方法：檢測被測信號，時基信號的相位，當相位同步時開始計數(shù)，相位再次同步時停止計數(shù)，通過相位同步來消除計數(shù)誤差，然后再通過運算得到實際頻率的大小。根據M/T法的測頻原理，已經出現(xiàn)了等精度的測頻方法，但是還存在±1的計數(shù)誤差。因此，本文根據等精度測頻原理中閘門時間只與被測信號同步，而不與標準信號同步的缺點，通過分析已有等精度澳孽頻方法所存在±1個計數(shù)誤差的來源，采用了全同步的測頻原理在FPGA器件上實現(xiàn)了全同步數(shù)字頻率計。根據全同步數(shù)字頻率計的測頻原理方框圖，采用VHDL語言，成功的編寫出了設計程序，并在MAX+PLUS Ⅱ軟件環(huán)境中，對編寫的VHDL程序進行了仿真，得到了很好的效果。最后，又討論了全同步頻率計的硬件設計并給出了電路原理圖和PCB圖。對構成全同步數(shù)字頻率計的每一個模塊，給出了較詳細的設計方法和完整的程序設計以及仿真結果。
標簽： FPGA 數(shù)字頻率計
上傳時間： 2013-06-05
上傳用戶：wys0120
碼元定時恢復(位同步)技術是數(shù)字通信中的關鍵技術。位同步信號本身的抖動、錯位會直接降低通信設備的抗干擾性能，使誤碼率上升，甚至會使傳輸遭到完全破壞。尤其對于突發(fā)傳輸系統(tǒng)，快速、精確的定時同步算法是近年來研究的一個焦點。本文就是以Inmarsat GES/AES數(shù)據接收系統(tǒng)為背景，研究了突發(fā)通信傳輸模式下的全數(shù)字接收機中位同步方法，并予以實現(xiàn)。 本文系統(tǒng)地論述了位同步原理，在此基礎上著重研究了位同步的系統(tǒng)結構、碼元定時恢復算法以及衡量系統(tǒng)性能的各項指標，為后續(xù)工作奠定了基礎。 首先根據衛(wèi)星系統(tǒng)突發(fā)信道傳輸?shù)奶攸c分析了傳統(tǒng)位同步方法在突發(fā)系統(tǒng)中的不足，接下來對Inmarsat系統(tǒng)的短突發(fā)R信道和長突發(fā)T信道的調制方式和幀結構做了細致的分析，并在Agilent ADS中進行了仿真。 在此基礎上提出了一種充分利用報頭前導比特信息的，由滑動平均、閾值判斷和累加求極值組成的快速報頭時鐘捕獲方法，此方法可快速精準地完成短突發(fā)形式下的位同步，并在FPGA上予以實現(xiàn)，效果良好。 在長突發(fā)形式下的報頭時鐘捕獲后還需要對后續(xù)數(shù)據進行位同步跟蹤，在跟蹤過程中本論文首先用DSP Builder實現(xiàn)了插值環(huán)路的位同步算法，進行了Matlab仿真和FPGA實現(xiàn)。并在插值環(huán)路的基礎上做出改進，提出了一種新的高效的基于移位算法的位同步方案并予以FPGA實現(xiàn)。最后將移位算法與插值算法進行了性能比較，證明該算法更適合于本項目中Inmarsat的長突發(fā)信道位同步跟蹤。 論文對兩個突發(fā)信道的位同步系統(tǒng)進行了理論研究、算法設計以及硬件實現(xiàn)的全過程，滿足系統(tǒng)要求。
上傳時間： 2013-04-24
上傳用戶：yare
在工業(yè)控制領域，多種現(xiàn)場總線標準共存的局面從客觀上促進了工業(yè)以太網技術的迅速發(fā)展，國際上已經出現(xiàn)了HSE、Profinet、Modbus TCP/IP、Ethernet/IP、Ethernet Powerlink、EtherCAT等多種工業(yè)以太網協(xié)議。將傳統(tǒng)的商用以太網應用于工業(yè)控制系統(tǒng)的現(xiàn)場設備層的最大障礙是以太網的非實時性，而實現(xiàn)現(xiàn)場設備間的高精度時鐘同步是保證以太網高實時性的前提和基礎。 IEEE 1588定義了一個能夠在測量和控制系統(tǒng)中實現(xiàn)高精度時鐘同步的協(xié)議——精確時間協(xié)議(Precision Time Protocol)。PTP協(xié)議集成了網絡通訊、局部計算和分布式對象等多項技術，適用于所有通過支持多播的局域網進行通訊的分布式系統(tǒng)，特別適合于以太網，但不局限于以太網。PTP協(xié)議能夠使異質系統(tǒng)中各類不同精確度、分辨率和穩(wěn)定性的時鐘同步起來，占用最少的網絡和局部計算資源，在最好情況下能達到系統(tǒng)級的亞微級的同步精度。 基于PC機軟件的時鐘同步方法，如NTP協(xié)議，由于其實現(xiàn)機理的限制，其同步精度最好只能達到毫秒級；基于嵌入式軟件的時鐘同步方法，將時鐘同步模塊放在操作系統(tǒng)的驅動層，其同步精度能夠達到微秒級。現(xiàn)場設備間微秒級的同步精度雖然已經能滿足大多數(shù)工業(yè)控制系統(tǒng)對設備時鐘同步的要求，但是對于運動控制等需求高精度定時的系統(tǒng)來說，這仍然不夠。基于嵌入式軟件的時鐘同步方法受限于操作系統(tǒng)中斷響應延遲時間不一致、晶振頻率漂移等因素，很難達到亞微秒級的同步精度。 本文設計并實現(xiàn)了一種基于FPGA的時鐘同步方法，以IEEE 1588作為時鐘同步協(xié)議，以Ethernet作為底層通訊網絡，以嵌入式軟件形式實現(xiàn)TCP/IP通訊，以數(shù)字電路形式實現(xiàn)時鐘同步模塊。這種方法充分利用了FPGA的特點，通過準確捕獲報文時間戳和動態(tài)補償晶振頻率漂移等手段，相對于嵌入式軟件時鐘同步方法實現(xiàn)了更高精度的時鐘同步，并通過實驗驗證了在以集線器互連的10Mbps以太網上能夠達到亞微秒級的同步精度。
上傳時間： 2013-08-04
上傳用戶：hn891122
