<fieldset id="seg6g"></fieldset>
本程式為並列flash ROM之控制程式, 可將flash rom的資料讀出後, 經(jīng)過(guò)CPLD controller將圖檔轉(zhuǎn)成VESA影像訊號(hào), 輸出至螢?zāi)? 本程式已經(jīng)過(guò)硬體驗(yàn)證
標(biāo)簽： flash controller CPLD VESA
上傳時(shí)間： 2013-11-28
上傳用戶：tedo811
幀同步檢測(cè)源碼，包括同步跟蹤模塊，fifo,分頻模塊，還有系統(tǒng)的測(cè)試平臺(tái)
標(biāo)簽： 幀同步 檢測(cè) 源碼
上傳時(shí)間： 2015-08-10
上傳用戶：葉山豪
關(guān)于旋量理論的Matlab描述和相應(yīng)的源碼實(shí)例，適用于多體運(yùn)動(dòng)的運(yùn)動(dòng)學(xué)分析和控制的研究
標(biāo)簽： Matlab 源碼
上傳時(shí)間： 2013-12-27
上傳用戶：釣鰲牧馬
一本關(guān)于復(fù)位說(shuō)明的很好的文章。上面詳細(xì)的介紹了同步復(fù)位和異步復(fù)位的區(qū)別。和應(yīng)用。對(duì)于電路設(shè)計(jì)的人很有用
標(biāo)簽： 復(fù)位 同步復(fù)位 異步復(fù)位 電路設(shè)計(jì)
上傳時(shí)間： 2014-11-27
上傳用戶：lingzhichao
verilog HDL原碼 一種簡(jiǎn)單的同步FIFO原碼，可以被綜合
標(biāo)簽： verilog FIFO HDL
上傳時(shí)間： 2013-12-28
上傳用戶：qwe1234
鎖相回路可視為一個(gè)輸出相位和輸入相位的回授系統(tǒng)用以同步輸入?yún)⒖加嵦?hào)和回授后輸出信號(hào)。并讓其操作同樣的頻率。如(圖一)所示，簡(jiǎn)單鎖相回路[3,4]是由三個(gè)電路構(gòu)成，分別為相位偵測(cè)器（Phase Detector）、回路濾波器（Loop Filter）、壓控蕩器（VCO）
標(biāo)簽： 相位 輸入 鎖相回路 可視
上傳時(shí)間： 2015-08-16
上傳用戶：franktu
滙編語(yǔ)言的一個(gè)應(yīng)用實(shí)例﹐該程序的功能為將十六進(jìn)制數(shù)轉(zhuǎn)換成二制進(jìn)數(shù)。
標(biāo)簽： 程序
上傳時(shí)間： 2014-01-14
上傳用戶：zhyiroy
同步原理及方法介紹，很詳細(xì)，對(duì)大家?guī)椭艽?/p>
標(biāo)簽：
上傳時(shí)間： 2013-12-17
上傳用戶：haoxiyizhong
摘 要:通過(guò)一個(gè)經(jīng)典的多任務(wù)同步哲學(xué)家進(jìn)餐問(wèn)題。介紹了Vxworks下的多任務(wù)程序設(shè)計(jì)和任務(wù)間通信機(jī)制，并給出了運(yùn)行的結(jié)果
標(biāo)簽： Vxworks 多任務(wù) 家 程序設(shè)計(jì)
上傳時(shí)間： 2014-09-10
上傳用戶：hxy200501
該示例實(shí)現(xiàn)了一個(gè)計(jì)算機(jī)同步時(shí)鐘，外觀優(yōu)美精致．
標(biāo)簽： 計(jì)算機(jī) 時(shí)鐘
上傳時(shí)間： 2013-12-04
上傳用戶：lvzhr
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<fieldset id="iisgq"></fieldset>
