帶有異步復(fù)位和同步時(shí)鐘的十進(jìn)制加法計(jì)數(shù)器
標(biāo)簽： 異步復(fù)位 十進(jìn)制 加法 時(shí)鐘
上傳時(shí)間： 2014-12-02
上傳用戶：黃華強(qiáng)
基于北京革新公司出品的EDA實(shí)驗(yàn)工具箱的鍵盤掃描與同步顯示程序。編譯環(huán)境為quartusll.5.1版本。fpga芯片為EP18CQ240C6
標(biāo)簽： quartusll 240C fpga EDA
上傳時(shí)間： 2013-12-30
上傳用戶：lili123
Gardner 同步算法仿真。此m文件把Gardner算法的信號(hào)生成到發(fā)送，接收及同步一并給出。
標(biāo)簽： Gardner 同步算法 仿真 信號(hào)
上傳時(shí)間： 2013-12-27
上傳用戶：hj_18
linux下的internet time 時(shí)間同步代碼
標(biāo)簽： internet linux time 時(shí)間同步
上傳時(shí)間： 2016-07-21
上傳用戶：lunshaomo
此源代碼用于電力電子逆變器的同步鎖相實(shí)現(xiàn)，可以實(shí)現(xiàn)逆變器與市電的同步跟蹤功能。
上傳時(shí)間： 2014-01-17
上傳用戶：qiao8960
針對主控制板上存儲(chǔ)器(SRAM) 存儲(chǔ)的數(shù)據(jù)量小和最高頻率低的情況,提出了基于SDR Sdram(同步動(dòng)態(tài)RAM) 作為主存儲(chǔ)器的LED 顯示系統(tǒng)的研究。在實(shí)驗(yàn)中,使用了現(xiàn)場可編程門陣列( FPGA) 來實(shí)現(xiàn)各模塊的邏輯功能。最終實(shí)現(xiàn)了對L ED 顯示屏的控制,并且一塊主控制板最大限度的控制了256 ×128 個(gè)像素點(diǎn),基于相同條件,比靜態(tài)內(nèi)存控制的面積大了一倍,驗(yàn)證了動(dòng)態(tài)內(nèi)存核[7 ]的實(shí)用性。
上傳時(shí)間： 2013-12-18
上傳用戶：c12228
這是在MATLAB中開發(fā)的OFDM調(diào)制系統(tǒng)中的同步算法仿真，對于同步算法的理解有很好的輔助效果
標(biāo)簽： MATLAB OFDM 調(diào)制系統(tǒng) 同步算法
上傳時(shí)間： 2016-07-26
上傳用戶：heart520beat
實(shí)現(xiàn)了基于SVPWM的永磁同步電機(jī)仿真，仿真結(jié)果比傳統(tǒng)直接轉(zhuǎn)矩控制轉(zhuǎn)矩脈動(dòng)小，響應(yīng)快，魯棒性好。
上傳時(shí)間： 2014-01-12
上傳用戶：氣溫達(dá)上千萬的
將原始的同步狀態(tài)機(jī)分解為若干個(gè)能夠相互通信的子狀態(tài)機(jī),提高子狀態(tài)機(jī)的自循環(huán)率,進(jìn)而通過異步控制子狀態(tài)機(jī),達(dá)到降低功耗的目的. 將
上傳時(shí)間： 2014-08-20
上傳用戶：wkchong
提出一種基于電壓電流雙環(huán)控制的三相SVPWM 逆變器,分析了其兩相同步旋轉(zhuǎn)坐標(biāo)系下的數(shù)學(xué)模型 并由此構(gòu)建了系統(tǒng)的電壓電流控制器。為了提高系統(tǒng)的動(dòng)態(tài)響應(yīng)特性及抗擾能力,電壓外環(huán)包含了負(fù)載電流前饋 及輸出濾波電容電流解耦,電流內(nèi)環(huán)包含了輸出電壓前饋及輸出濾波電感電壓解耦。20 kVA實(shí)驗(yàn)樣機(jī)的實(shí)驗(yàn)結(jié)果 表明,該逆變器具有良好的非線性負(fù)載能力。
標(biāo)簽： SVPWM 電壓電流 雙環(huán)控制
上傳時(shí)間： 2013-12-05
上傳用戶：372825274
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
