<input id="qs0ce"></input>
CPLD和FPGA的使用方法有詳細(xì)的介紹?。。〈蠹铱靵硐螺d吧
標(biāo)簽： CPLD FPGA
上傳時(shí)間： 2013-08-06
上傳用戶：lalaruby
fpga設(shè)計(jì)方法和思想，主要從硬件原則，系統(tǒng)原則，同步設(shè)計(jì)原則等等多方面進(jìn)行了介紹。
標(biāo)簽： fpga 設(shè)計(jì)方法
上傳用戶：熊少鋒
ARM加載FPGA.實(shí)現(xiàn)ARM和FPGA之間的正確通信
標(biāo)簽： FPGA ARM 正 通信
上傳用戶：Late_Li
FPGA和嵌入式處理器實(shí)現(xiàn)低成本智能顯示模塊,并帶有部分源程序
標(biāo)簽： FPGA 嵌入式處理器 分 顯示模塊
上傳用戶：libinxny
從硬件和軟件兩方面建立了基于DSP和FPGA的軟件無線電平臺(tái)。重點(diǎn)研究了該實(shí)驗(yàn)平臺(tái)多模式\\\\\\\\r\\\\\\\\n數(shù)字調(diào)制解調(diào)的硬件實(shí)現(xiàn)結(jié)構(gòu)、軟件實(shí)現(xiàn)結(jié)構(gòu)和不同模式之間的切換等，充分體現(xiàn)了軟件無線電系統(tǒng)的靈活性、\\\\\\\\r\\\\\\\\n開放性和兼容性等特點(diǎn)。
標(biāo)簽： FPGA DSP 軟件 硬件
上傳用戶：miaochun888
fpga 和 cpld入門教程，初學(xué)者必備！
標(biāo)簽： fpga cpld 入門教程
上傳時(shí)間： 2013-08-07
上傳用戶：2728460838
具體內(nèi)容主要包括以下幾個(gè)方面：1、FPGA的基礎(chǔ)知識(shí)和概念，設(shè)計(jì)流程。2、QuartuII軟件使用方法和技巧3、VerilogHDL語言設(shè)計(jì)方法和技巧4、基于FPGA的嵌入式系統(tǒng)設(shè)計(jì)(NIOSII設(shè)計(jì))5、FPGA硬件電路板設(shè)計(jì)6、其他專題討論(如Memory控制器設(shè)計(jì)，圖像處理算法設(shè)計(jì)，通信系統(tǒng)算法設(shè)計(jì)等)
標(biāo)簽： FPGA 基礎(chǔ)知識(shí)
上傳用戶：dancnc
本系統(tǒng)由服務(wù)器軟件控制平臺(tái)和fpga硬件處理系統(tǒng)組成，其中fpga硬件處理系統(tǒng)是整個(gè)系統(tǒng)的核心部分。系統(tǒng)管理員通過服務(wù)器的軟件控制平臺(tái)可以對(duì)fpga硬件處理系統(tǒng)進(jìn)行即時(shí)的配置，fpga硬件處理系統(tǒng)按照系統(tǒng)管理員的配置進(jìn)行工作，并會(huì)在檢測到異常情況或者檢測到用戶敏感的流量或者數(shù)據(jù)包的時(shí)候通知服務(wù)器，服務(wù)器會(huì)向管理員發(fā)送通知。管理員可以在服務(wù)器軟件平臺(tái)上做進(jìn)一步的分析處理。
標(biāo)簽： fpga 服務(wù)器 控制平臺(tái)
上傳用戶：molo
關(guān)于cpld和fpga變成的資料很有用，適合各個(gè)層次的開發(fā)者。\r\n
標(biāo)簽： cpld fpga
上傳時(shí)間： 2013-08-08
上傳用戶：1234567890qqq
異步FIFO是用來適配不同時(shí)鐘域之間的相位差和頻率飄移的重要模塊。本文設(shè)計(jì)的異步FIFO采用了格雷（GRAY）變換技術(shù)和雙端口RAM實(shí)現(xiàn)了不同時(shí)鐘域之間的數(shù)據(jù)無損傳輸。該結(jié)構(gòu)利用了GRAY變換的特點(diǎn)，使得整個(gè)系統(tǒng)可靠性高和抗干擾能力強(qiáng)，系統(tǒng)可以工作在讀寫時(shí)鐘頻率漂移達(dá)到正負(fù)300PPM的惡劣環(huán)境。并且由于采用了模塊化結(jié)構(gòu)，使得系統(tǒng)具有良好的可擴(kuò)充性。
標(biāo)簽： FIFO GRAY RAM 適配
上傳用戶：13817753084
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
