四進(jìn)制計(jì)數(shù)器模塊
四進(jìn)制計(jì)數(shù)器模塊,使用VHDL語言編寫,在ISE8.1中經(jīng)過測(cè)試的模型...
四進(jìn)制計(jì)數(shù)器模塊,使用VHDL語言編寫,在ISE8.1中經(jīng)過測(cè)試的模型...
六十進(jìn)制計(jì)數(shù)器.電子萬年歷是計(jì)數(shù)器的應(yīng)用之一.年由月的十二進(jìn)制計(jì)數(shù)器進(jìn)位+1得到.月是日的三十進(jìn)制計(jì)數(shù)器進(jìn)位+1得到.日是小時(shí)的二十四進(jìn)制計(jì)數(shù)器進(jìn)位+1得到.小時(shí)是分的六十進(jìn)制計(jì)數(shù)器進(jìn)位+1得到.分是秒的六十進(jìn)制計(jì)數(shù)器進(jìn)位+1得到.本程序基于VHDL.其開發(fā)環(huán)境是MAXPLUS2...
題目:電子時(shí)鐘的設(shè)計(jì) 一、實(shí)驗(yàn)?zāi)康模? 1. 掌握多位計(jì)數(shù)器相連的設(shè)計(jì)方法。 2. 掌握十進(jìn)制、六十進(jìn)制、二十四進(jìn)制計(jì)數(shù)器的設(shè)計(jì)方法。 3. 繼續(xù)鞏固多位數(shù)碼管的驅(qū)動(dòng)及編碼。 4. 掌握揚(yáng)聲器的驅(qū)動(dòng) 5. 掌握EPLD技術(shù)的層次化設(shè)計(jì)方法 二、實(shí)驗(yàn)要求: 1.用時(shí)、分、秒計(jì)數(shù)顯示功...
四進(jìn)制通信系統(tǒng)的進(jìn)行蒙特卡羅仿真程序,以正交信號(hào)為基礎(chǔ)。當(dāng)均值分別等于0,0.1,1.0,2.0時(shí)完成10000個(gè)比特的仿真并求出誤差概率。繪出理論誤碼率和蒙特拉羅仿真的差錯(cuò)率并進(jìn)行比較這倆個(gè)結(jié)果,并繪出每個(gè)均值情況下判決器的1000個(gè)接受信噪比抽樣...
這是二十四進(jìn)制計(jì)數(shù)器的源程序,有需要的同學(xué)可以參照一下!...