本文介紹了在非死卡爾智能賽車競(jìng)賽中的一份技術(shù)報(bào)告：模糊PID控制算法在賽車中的應(yīng)用
標(biāo)簽： PID 模糊 控制算法 中的應(yīng)用
上傳時(shí)間： 2013-07-13
上傳用戶：feilinhan
隨著21世紀(jì)的到來,計(jì)算機(jī)技術(shù),信息處理技術(shù),半導(dǎo)體技術(shù)和網(wǎng)絡(luò)技術(shù)不斷發(fā)展,人類社會(huì)進(jìn)入了信息化時(shí)代。與此同時(shí),無線視頻傳感器網(wǎng)絡(luò)也得到了突飛猛進(jìn)的發(fā)展,成為當(dāng)今國際上備受關(guān)注的熱點(diǎn)研究領(lǐng)域。無線視頻傳感器網(wǎng)絡(luò)有著很多的優(yōu)點(diǎn)和十分廣泛的應(yīng)用前景。在軍事,工業(yè),城市管理和監(jiān)控系統(tǒng)等重要領(lǐng)域都有潛在的使用價(jià)值。 無線視頻傳感器網(wǎng)絡(luò)有著顯著的特征,例如：網(wǎng)絡(luò)節(jié)點(diǎn)能源有限；網(wǎng)絡(luò)帶寬有限；對(duì)處理速度要求較高等。由此可見,傳統(tǒng)的視頻編碼標(biāo)準(zhǔn)無法應(yīng)用于無線視頻傳感器網(wǎng)絡(luò)。MPEG-4,H.263,H.264等視頻編碼標(biāo)準(zhǔn),全是基于運(yùn)動(dòng)估計(jì)補(bǔ)償實(shí)現(xiàn)的,計(jì)算量十分巨大,在能量,存儲(chǔ)空間和處理能力均有限的節(jié)點(diǎn)難以實(shí)現(xiàn)這類高復(fù)雜度的編碼算法。 本文針對(duì)無線視頻傳感器網(wǎng)絡(luò)對(duì)視頻編碼算法的具體需求,提出一種基于運(yùn)動(dòng)檢測(cè)的低復(fù)雜度視頻編碼算法。該算法只對(duì)當(dāng)前編碼幀中的運(yùn)動(dòng)對(duì)象進(jìn)行編碼,并且以面向?qū)ο蟮慕Y(jié)構(gòu)輸出碼流。實(shí)驗(yàn)結(jié)果表明,與H.264全I(xiàn)幀編碼相比,本文提出的算法編碼速度提高了約3倍,編碼性能提高了約2dB。與H.264基本檔次相比,雖然編碼性能略有下降,但是編碼速度平均提高了8倍左右。因此,本文提出的算法可以在編碼效率和編碼速度之間獲得很好的折衷,在一定程度上可以滿足無線視頻傳感器網(wǎng)絡(luò)的需求。 本文選用ALDVK_270作為硬件實(shí)驗(yàn)平臺(tái)。在分析算法結(jié)構(gòu)的同時(shí),結(jié)合嵌入式系統(tǒng)的特點(diǎn),從算法,內(nèi)存,高級(jí)語言和匯編語言等幾個(gè)方面提出優(yōu)化方案,最終在ARM嵌入式平臺(tái)下實(shí)現(xiàn)了面向無線視頻傳感器網(wǎng)絡(luò)的低復(fù)雜度視頻編碼算法。測(cè)試結(jié)果表明,與優(yōu)化前相比,優(yōu)化后的編碼速度有了很大的提高,對(duì)于CIF格式的監(jiān)控視頻序列能夠滿足實(shí)時(shí)處理的要求。
標(biāo)簽： ARM 無線視頻 傳感器網(wǎng)絡(luò) 復(fù)雜度
上傳時(shí)間： 2013-07-26
上傳用戶：小小小熊
直流電動(dòng)機(jī)由于具有良好的調(diào)速特性，寬廣的調(diào)速范圍，在某些要求調(diào)速的地方，特別是對(duì)調(diào)速性能指標(biāo)要求較高的場(chǎng)合，如軋鋼機(jī)、龍門刨床、高精度機(jī)床、電動(dòng)汽車等中，得到了廣泛地應(yīng)用。國外這類調(diào)速系統(tǒng)的價(jià)格高，而國內(nèi)的同類產(chǎn)品性能指標(biāo)不夠穩(wěn)定，因此設(shè)計(jì)一個(gè)性能價(jià)格比較高的直流調(diào)速系統(tǒng)，對(duì)工業(yè)生產(chǎn)具有重要的現(xiàn)實(shí)意義。 本文采用ARM S3C2410為控制芯片，以模糊PID為智能控制方法，設(shè)計(jì)了基于實(shí)時(shí)嵌入式操作系統(tǒng)μC/OS-Ⅱ的直流電機(jī)調(diào)速系統(tǒng)。首先對(duì)模糊控制及嵌入式系統(tǒng)作了簡單介紹，構(gòu)建了模糊PID控制的直流電機(jī)調(diào)速系統(tǒng)模型，并在MATLAB環(huán)境下，對(duì)設(shè)計(jì)模型進(jìn)行了仿真，在仿真的基礎(chǔ)上設(shè)計(jì)了控制系統(tǒng)硬、軟件，主要包括MOSFET驅(qū)動(dòng)、光電隔離、鍵盤顯示、轉(zhuǎn)速測(cè)量、H橋可逆控制部分等，并將嵌入式操作系統(tǒng)μC/OS-Ⅱ移植到該系統(tǒng)中，實(shí)現(xiàn)了對(duì)直流電機(jī)的良好調(diào)速性能。 控制系統(tǒng)硬件實(shí)現(xiàn)模塊化設(shè)計(jì)，線路簡單，可靠性高。軟件設(shè)計(jì)采用可讀性強(qiáng)的C語言，自底層向上層的原則設(shè)計(jì)，程序邏輯性強(qiáng)、易于修改維護(hù)。以ARM為核心的控制系統(tǒng)，結(jié)構(gòu)簡單，抗干擾能力強(qiáng)，性價(jià)比高。仿真和試驗(yàn)表明：基于模糊PID智能控制的直流電機(jī)調(diào)速方法是可行的，有很好的應(yīng)用前景。
上傳時(shí)間： 2013-04-24
上傳用戶：yqq309
隨著對(duì)高處理能力、網(wǎng)絡(luò)通信、實(shí)時(shí)多任務(wù),超低功耗這些需求的增長,傳統(tǒng)8位處理器已經(jīng)不能滿足新產(chǎn)品的要求了,高端嵌入式處理器已經(jīng)得到了普遍的重視和應(yīng)用.ARM是目前嵌入式領(lǐng)域應(yīng)用最廣泛的RISC微處理器結(jié)構(gòu),該文研究了基于ARM處理器的嵌入式系統(tǒng)的開發(fā),介紹了利用一款A(yù)RM微處理器和FPGA設(shè)計(jì)的四路E1中繼板卡的硬件結(jié)構(gòu)和工作原理,并在這個(gè)硬件平臺(tái)上進(jìn)行軟件開發(fā)的過程.該四路E1收發(fā)器能夠提供四條E1鏈路,把帶寬從2Mbps提高到8Mbps,能夠同時(shí)負(fù)載120個(gè)用戶的通信,解決了數(shù)字環(huán)路系統(tǒng)中卡槽數(shù)目限制的問題.目前,建立在G. 703基礎(chǔ)上的El接口在分組網(wǎng)、幀中繼網(wǎng)、GSM移動(dòng)基站及軍事通信中得到廣泛的應(yīng)用,傳送語音信號(hào)、數(shù)據(jù)、圖像等業(yè)務(wù).文中首先分析了當(dāng)前數(shù)字環(huán)路系統(tǒng)的發(fā)展現(xiàn)狀和趨勢(shì),隨著網(wǎng)絡(luò)通信的用戶數(shù)目及信息量的猛增,拓寬數(shù)據(jù)傳輸?shù)耐ǖ朗且豁?xiàng)研究熱點(diǎn),這是開發(fā)四路E1收發(fā)器的一個(gè)目的.接著敘述了數(shù)字環(huán)路系統(tǒng)的結(jié)構(gòu)和工作原理,即四路E1收發(fā)器的應(yīng)用環(huán)境,著重介紹了四路E1板卡在整個(gè)系統(tǒng)中所扮演的角色和嵌入式處理器ARM的體系結(jié)構(gòu)和特點(diǎn),鑒于數(shù)據(jù)傳輸中對(duì)時(shí)鐘的要求比較嚴(yán)格,該文還介紹了FPGA技術(shù),應(yīng)用它主要是為系統(tǒng)提供各個(gè)精確的時(shí)鐘.然后,在分析了四路E1收發(fā)器的工作原理和比較了各類處理器特點(diǎn)的基礎(chǔ)上,提出了四路E1收發(fā)器的硬件設(shè)計(jì),分別介紹了時(shí)鐘模塊、系統(tǒng)接口電路、存儲(chǔ)系統(tǒng)模塊、四通道E1合成器模塊、CPU模塊以及時(shí)隙交換模塊.接著,在研究分析了G.703和G.704等通信協(xié)議后,再根據(jù)系統(tǒng)要求提出了四路E1收發(fā)器的軟件設(shè)計(jì).先介紹了實(shí)時(shí)操作系統(tǒng)RTXC,詳細(xì)闡述了ARM處理器啟動(dòng)代碼程序的設(shè)計(jì),然后給出了在此操作系統(tǒng)下軟件設(shè)計(jì)的整體結(jié)構(gòu),分四個(gè)任務(wù)分別闡述此軟件功能,其中詳細(xì)介紹了信令處理模塊、接口中斷處理模塊、系統(tǒng)運(yùn)行監(jiān)測(cè)模塊和RC消息LC消息處理模塊.最后介紹了軟件和硬件的調(diào)試方法以及設(shè)計(jì)過程中的調(diào)試開發(fā)過程,整個(gè)系統(tǒng)設(shè)計(jì)完成后,經(jīng)過反復(fù)調(diào)試、測(cè)驗(yàn)已達(dá)到了預(yù)期的效果,現(xiàn)正投入使用中.
標(biāo)簽： FPGA ARM 處理器 中的應(yīng)用
上傳時(shí)間： 2013-04-24
上傳用戶：夢(mèng)雨軒膂
智能家庭信息系統(tǒng)是集自動(dòng)化、計(jì)算機(jī)、通信技術(shù)于一體的“3C”系統(tǒng)，它將各種家電產(chǎn)品結(jié)合成一個(gè)有機(jī)整體，實(shí)現(xiàn)了對(duì)家電設(shè)備進(jìn)行集中或異地控制和管理，以及能夠與外界進(jìn)行信息交互，以控制終端為突破口作為對(duì)家庭信息系統(tǒng)的研究，將有可能在以后的競(jìng)爭(zhēng)中占據(jù)制高點(diǎn)，取得良好的經(jīng)濟(jì)和社會(huì)效益。 本課題開發(fā)的智能家庭信息系統(tǒng)是以實(shí)際項(xiàng)目為背景，對(duì)基于網(wǎng)絡(luò)的嵌入式家庭信息系統(tǒng)進(jìn)行了研究。通過對(duì)傳統(tǒng)智能家居的特點(diǎn)進(jìn)行分析，指出了目前市場(chǎng)上的智能家居系統(tǒng)的局限性，提出了基于短距無線網(wǎng)絡(luò)的現(xiàn)代智能家居系統(tǒng)是將來的發(fā)展趨勢(shì)。 接著對(duì)智能家居控制的系統(tǒng)構(gòu)架以及相關(guān)關(guān)鍵技術(shù)進(jìn)行了分析和比較，指出基于IEEE802.15.4的ZigBee技術(shù)是目前最適合無線家居控制系統(tǒng)的無線標(biāo)準(zhǔn)，并對(duì)該標(biāo)準(zhǔn)進(jìn)行了深入研究。 論文充分考慮到家庭信息化網(wǎng)絡(luò)的現(xiàn)狀和家庭內(nèi)部各信息家電的互連、集中控制、遠(yuǎn)程訪問與控制的需求，以及低成本實(shí)現(xiàn)的實(shí)際需要，及設(shè)備互連對(duì)傳輸帶寬和使用靈活性等特點(diǎn)的需要，設(shè)計(jì)了以無線ZigBee技術(shù)組成家庭網(wǎng)絡(luò)體系總體結(jié)構(gòu)，避免了在家庭內(nèi)部布線的缺陷，且滿足了功耗低，成本低，網(wǎng)絡(luò)容量大等要求。 設(shè)計(jì)了新型無線通訊模塊，該模塊主控芯片采用8位低功耗微控制器ATMEGA64及CHIPCON公司推出的首款符合2.4 GHZ IEEE802.15.4標(biāo)準(zhǔn)的射頻收發(fā)器CC2420來實(shí)現(xiàn)ZigBee模塊，它可以降低無線通訊的成本和提高無線通訊的可靠性，可以單獨(dú)使用，也可以嵌入其它設(shè)備。 論文采用了免費(fèi)、公開的linux操作系統(tǒng)，并給出了在Linux上的開發(fā)流程。 最后，論文具體分析了無線ZigBee協(xié)議、ZigBee組網(wǎng)技術(shù)以及它們?cè)趯淼膹V泛應(yīng)用。深入地研究了HTTP超文本傳輸協(xié)議，設(shè)計(jì)了遠(yuǎn)程客戶端訪問和控制家用電器的界面，并給出了部分軟件設(shè)計(jì)流程圖。
標(biāo)簽： ARM 嵌入式系統(tǒng) 家 中的應(yīng)用
上傳時(shí)間： 2013-04-24
上傳用戶：agent
uCOS-II在MSP430的移植功能詳細(xì)說明
上傳時(shí)間： 2013-06-21
上傳用戶：gaome
以VC++作為開發(fā)工具，運(yùn)用開源的計(jì)算機(jī)視覺庫OpenCv，采集圖像信息,進(jìn)行圖像處理,得到軌跡曲線的數(shù)據(jù),控制實(shí)驗(yàn)室UP6 機(jī)器人,使機(jī)器人手部跟蹤曲線的軌跡運(yùn)動(dòng)。在工業(yè)自動(dòng)化上有一定的價(jià)值。
標(biāo)簽： 曲線識(shí)別 中的應(yīng)用 機(jī)器人
上傳時(shí)間： 2013-07-12
上傳用戶：jjj0202
FPGA．技術(shù)在許多領(lǐng)域均有廣泛的應(yīng)用，特別是在無線通信領(lǐng)域里，越來越多的工程師在進(jìn)行數(shù)字集成電路的設(shè)計(jì)時(shí)選擇FPGA。而采用VHDL進(jìn)行設(shè)計(jì)輸入的設(shè)計(jì)方法有著不依賴器件，移植容易，能加快設(shè)計(jì)的特點(diǎn)。因而，VHDL。和FPGA器件結(jié)合，能大大提高設(shè)計(jì)的靈活性與效率，縮短了產(chǎn)品開發(fā)的周期，加快產(chǎn)品上市時(shí)間。 本課題來源于海信TETRA終端項(xiàng)目的一部分，設(shè)計(jì)并實(shí)現(xiàn)了TETRA終端基帶電路與射頻電路的接口模塊設(shè)計(jì)，內(nèi)容包括邏輯端口、SPI總線、VCO、旋鈕模塊以及時(shí)鐘／同步脈沖接口模塊的設(shè)計(jì)，實(shí)現(xiàn)了主處理器對(duì)外設(shè)的控制接口擴(kuò)展。本文首先詳細(xì)介紹了FPGA技術(shù)及其發(fā)展現(xiàn)狀和趨勢(shì)以及本課題所選用的現(xiàn)場(chǎng)可編程器件，同時(shí)較詳細(xì)的介紹了VHDL語言及特點(diǎn)以及開發(fā)所用到的ISE軟件。詳細(xì)論述了FPGA各接口模塊的設(shè)計(jì)、時(shí)序仿真波形的截取、FPGA的配置、各功能模塊的集成以及總體測(cè)試結(jié)果和結(jié)論。
標(biāo)簽： TETRA FPGA 中的應(yīng)用
上傳時(shí)間： 2013-07-04
上傳用戶：xoxoliguozhi
音頻管理組件(Audio Management Unit，AMU)是先進(jìn)客艙娛樂與服務(wù)系統(tǒng)(Advanced Cabin Entertainment Service System，ACESS)的組成部分，應(yīng)用于飛機(jī)上音頻資源的管理與控制。飛機(jī)運(yùn)營對(duì)航空機(jī)載電子系統(tǒng)準(zhǔn)確性、復(fù)雜性和安全性的高要求，使得其維修維護(hù)工作極大地依賴于自動(dòng)測(cè)試設(shè)備(Automatic Testing Equipment，ATE)。本課題來源于實(shí)際工程項(xiàng)目， FPGA技術(shù)具備多種優(yōu)點(diǎn)，將其與民航測(cè)試設(shè)備結(jié)合研制一個(gè)用于檢測(cè)AMU故障的自動(dòng)測(cè)試系統(tǒng)，該系統(tǒng)將對(duì)AMU自動(dòng)完成部件維修手冊(cè)(Comvonent Maintenance Manual，CMM)所規(guī)定的全部功能、性能方面的綜合測(cè)試。 本文首先概述音頻管理組件、自動(dòng)測(cè)試系統(tǒng)及其在民航領(lǐng)域的應(yīng)用，并闡述了課題的背景、研究目標(biāo)和相關(guān)技術(shù)要求；文章對(duì)可編程邏輯器件CPLD/FPGA的結(jié)構(gòu)原理、硬件描述語言VHDL的特點(diǎn)以及MAXL+plusⅡ軟件的設(shè)計(jì)流程進(jìn)行了說明，重點(diǎn)闡述了基于FPGA的DDS信號(hào)發(fā)生器以及數(shù)據(jù)采集卡的設(shè)計(jì)實(shí)現(xiàn)、并著重闡述了ARINC429總線的傳輸規(guī)范，和基于FPGA的ARINC429總線接口的設(shè)計(jì)與實(shí)現(xiàn)。在ARINC429接口設(shè)計(jì)中采用自頂向下，多層次系統(tǒng)設(shè)計(jì)的方法，用VHDL語言進(jìn)行描述。在發(fā)送器中利用了FPGA內(nèi)部的分布式RAM創(chuàng)建異步FIFO，節(jié)約了FPGA的內(nèi)部資源和提高了數(shù)據(jù)傳輸速度；在接收器中采用了提高抗干擾性的優(yōu)化設(shè)計(jì)。測(cè)試結(jié)果表明基于FPGA的設(shè)計(jì)實(shí)現(xiàn)ARINC429總線數(shù)據(jù)通信的要求，使用方便，可靠性好，能夠克服HS-3282芯片中的數(shù)據(jù)格式固定，使用不夠靈活方便，價(jià)格昂貴的缺點(diǎn)。
標(biāo)簽： FPGA 飛機(jī) 音頻 測(cè)試系統(tǒng)
上傳時(shí)間： 2013-08-06
上傳用戶：gzming
數(shù)字信號(hào)處理是信息科學(xué)中近幾十年來發(fā)展最為迅速的學(xué)科之一.目前,數(shù)字信號(hào)處理廣泛應(yīng)用于通信、雷達(dá)、聲納、語音與圖像處理等領(lǐng)域.而數(shù)字信號(hào)處理算法的硬件實(shí)現(xiàn)一般來講有三種方式:用于通用目的的可編程DSP芯片;用于特定目的的固定功能DSP芯片組和ASIC;可以由用戶編程的FPGA芯片.隨著微電子技術(shù)的發(fā)展,采用現(xiàn)場(chǎng)可編程門陣列FPGA進(jìn)行數(shù)字信號(hào)處理得到了飛速發(fā)展,FPGA正在越來越多地代替ASIC和PDSP用作前端數(shù)字信號(hào)處理的運(yùn)算.該文主要探討了基于FPGA數(shù)字信號(hào)處理的實(shí)現(xiàn).首先詳細(xì)闡述了數(shù)字信號(hào)處理的理論基礎(chǔ),重點(diǎn)討論了離散傅立葉變換算法原理,由于快速傅立葉變換算法在實(shí)際中得到了廣泛的應(yīng)用,該文給出了基-2FFT算法原理、討論了按時(shí)間抽取FFT算法的特點(diǎn).該論文對(duì)硬件描述語言的描述方法和風(fēng)格做了一定的探討,介紹了硬件描述語言的開發(fā)環(huán)境MAXPLUSII.在此基礎(chǔ)上,該論文詳細(xì)闡述了數(shù)字集成系統(tǒng)的高層次設(shè)計(jì)方法,討論了數(shù)字系統(tǒng)設(shè)計(jì)層次的劃分和數(shù)字系統(tǒng)的自頂向下的設(shè)計(jì)方法,探討了數(shù)字集成系統(tǒng)的系統(tǒng)級(jí)設(shè)計(jì)和寄存器傳輸級(jí)設(shè)計(jì),描述了數(shù)字集成系統(tǒng)的高層次綜合方法.最后該文描述了數(shù)字信號(hào)處理系統(tǒng)結(jié)構(gòu)的實(shí)現(xiàn)方法,指出常見的高速、實(shí)時(shí)信號(hào)處理系統(tǒng)的四種結(jié)構(gòu);由于FFT算法在數(shù)字信號(hào)處理中占有重要的地位,所以該文提出了用FPGA實(shí)現(xiàn)FFT的一種設(shè)計(jì)思想,給出了總體實(shí)現(xiàn)框圖;重點(diǎn)設(shè)計(jì)實(shí)現(xiàn)了FFT算法中的蝶形處理單元,采用了一種高效乘法器算法設(shè)計(jì)實(shí)現(xiàn)了蝶形處理單元中的旋轉(zhuǎn)因子乘法器,從而提高了蝶形處理器的運(yùn)算速度,降低了運(yùn)算復(fù)雜度.
標(biāo)簽： FPGA 數(shù)字信號(hào)處理 中的應(yīng)用
上傳時(shí)間： 2013-07-19
上傳用戶：woshiayin
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
