<bdo id="qwswm"></bdo>
基于51單片機(jī)制作的MP3。包括程序，圖紙那些
標(biāo)簽： MP3 51單片機(jī)
上傳時(shí)間： 2013-06-16
上傳用戶：xianglee
·基于DaVinci DM6446處理器的DVS的設(shè)計(jì)與實(shí)現(xiàn)
標(biāo)簽： DaVinci 6446 nbsp DVS
上傳時(shí)間： 2013-05-28
上傳用戶：klds
·詳細(xì)說明：基于概率神經(jīng)網(wǎng)絡(luò)的數(shù)字語音識(shí)別matlab程序文件列表: newpnn ......\demopnn1.m ......\ENFRAME.M ......\MELBANKM.M ......\mfcc.m ......\testpnn.asv ......\testpnn.m
標(biāo)簽： matlab 概率神經(jīng)網(wǎng)絡(luò) 數(shù)字語音 識(shí)別
上傳時(shí)間： 2013-06-22
上傳用戶：thh29
基于51系列單片機(jī)的紅外遙控設(shè)計(jì)基于51系列單片機(jī)的紅外遙控設(shè)計(jì)
標(biāo)簽： 51系列 單片機(jī) 紅外遙控
上傳時(shí)間： 2013-06-11
上傳用戶：1193169035
關(guān)于計(jì)算機(jī)專業(yè)的人如何學(xué)好編程.照著那些傳統(tǒng)的路子先搞定一門語言（《C++Primer》），然后學(xué)數(shù)據(jù)結(jié)構(gòu)（《算法導(dǎo)論》），再去學(xué)點(diǎn)庫（《STL源代碼分 析》《深入淺出MFC》），之后弄點(diǎn)設(shè)計(jì)模式（《設(shè)計(jì)模式》），最后寫個(gè)某某管理系統(tǒng).
標(biāo)簽： 計(jì)算機(jī) 如何學(xué)好 編程
上傳時(shí)間： 2013-08-01
上傳用戶：steele
從硬件和軟件兩方面建立了基于DSP和FPGA的軟件無線電平臺(tái)。重點(diǎn)研究了該實(shí)驗(yàn)平臺(tái)多模式\\\\\\\\r\\\\\\\\n數(shù)字調(diào)制解調(diào)的硬件實(shí)現(xiàn)結(jié)構(gòu)、軟件實(shí)現(xiàn)結(jié)構(gòu)和不同模式之間的切換等，充分體現(xiàn)了軟件無線電系統(tǒng)的靈活性、\\\\\\\\r\\\\\\\\n開放性和兼容性等特點(diǎn)。
標(biāo)簽： FPGA DSP 軟件 硬件
上傳時(shí)間： 2013-08-06
上傳用戶：miaochun888
基于FPGA和PLL的函數(shù)信號(hào)發(fā)生器時(shí)鐘部分的實(shí)現(xiàn)
標(biāo)簽： FPGA PLL 函數(shù)信號(hào)發(fā)生器 時(shí)鐘
上傳時(shí)間： 2013-08-08
上傳用戶：xzt
基于CPLD／FPGA的可編程邏輯器件，借助單片機(jī)AT89C51；利用標(biāo)準(zhǔn)頻率50～100MHz的周期信號(hào)實(shí)現(xiàn)系統(tǒng)計(jì)數(shù)的等精度測量技術(shù)。同時(shí)采用閘門測量技術(shù)完成脈寬,占空比的測量。
標(biāo)簽： CPLD FPGA 可編程邏輯器件
上傳時(shí)間： 2013-08-09
上傳用戶：yd19890720
基于DSP＋FPGA的實(shí)時(shí)圖像識(shí)別系統(tǒng)硬件與算法設(shè)計(jì)
標(biāo)簽： FPGA DSP 實(shí)時(shí)圖像 識(shí)別系統(tǒng)
上傳用戶：zczc
基于CPLD和VHDL的電子密碼鎖設(shè)計(jì)，畢業(yè)論文的PDF格式，可以參考一下
標(biāo)簽： CPLD VHDL 電子密碼鎖
上傳時(shí)間： 2013-08-11
上傳用戶：qoovoop
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
