亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

多媒體芯片

  • 基于FPGA的JPEG圖像壓縮芯片設(shè)計(jì)

    該文探討了以FPGA(Field Programmable Gates Array)為平臺(tái),使用HDL(Hardware Description Language)語言設(shè)計(jì)并實(shí)現(xiàn)符合JPEG靜態(tài)圖象壓縮算法基本模式標(biāo)準(zhǔn)的圖象壓縮芯片.在簡(jiǎn)要介紹JPEG基本模式標(biāo)準(zhǔn)和FPGA設(shè)計(jì)流程的基礎(chǔ)上,針對(duì)JPEG基本模式硬件編碼器傳統(tǒng)結(jié)構(gòu)的缺點(diǎn),提出了一種新的改進(jìn)結(jié)構(gòu).JPEG基本模式硬件編碼器改進(jìn)結(jié)構(gòu)的設(shè)計(jì)思想、設(shè)計(jì)結(jié)構(gòu)和Verilog設(shè)計(jì)實(shí)現(xiàn)在其后章節(jié)中進(jìn)行了詳細(xì)闡述,并分別給出了改進(jìn)結(jié)構(gòu)中各個(gè)模塊的單獨(dú)測(cè)試結(jié)果.在該文的測(cè)試部分,闡述利用實(shí)際圖像作為輸入,從FPGA的輸出得到了正確的壓縮圖像,計(jì)算了相應(yīng)的圖像壓縮速度和圖象質(zhì)量指標(biāo),并與軟件壓縮的速度和結(jié)果做了對(duì)比,提出了未來的改進(jìn)建議.

    標(biāo)簽: FPGA JPEG 圖像壓縮 芯片設(shè)計(jì)

    上傳時(shí)間: 2013-04-24

    上傳用戶:Andy123456

  • 基于FPGA的MPEG4編解碼芯片開發(fā)系統(tǒng)設(shè)計(jì)研究

    MPEG-4是目前非常流行的視頻壓縮標(biāo)準(zhǔn),基于MPEG-4的視頻處理系統(tǒng)有兩種體系結(jié)構(gòu):可編程結(jié)構(gòu)和專用結(jié)構(gòu).可編程結(jié)構(gòu)靈活,適用范圍廣,易于升級(jí),但電路復(fù)雜,電路功耗大.專用視頻編解碼器結(jié)構(gòu)硬件開銷小,處理速度高.該文主要研究專用的MPEG-4視頻編解碼芯片設(shè)計(jì)方法.目前市場(chǎng)上MPEG-4視頻編解碼芯片主要是Simple Profile級(jí)別的,而我們?cè)O(shè)計(jì)的芯片要實(shí)現(xiàn)Advanced Simple Profile級(jí)別.該文采用了一種基于大規(guī)模FPGA的軟硬件相結(jié)的芯片設(shè)計(jì)方案,我們?cè)O(shè)計(jì)了基于FPGA的MPEG-4芯片設(shè)計(jì)開發(fā)平臺(tái),完成算法的硬件仿真與測(cè)試.論文圍繞基于FPGA的MPEG-4芯片開發(fā)系統(tǒng)設(shè)計(jì),分為兩個(gè)部分.第一部分介紹了目前國內(nèi)外實(shí)現(xiàn)MPEG-4視頻處理系統(tǒng)的主要方法和應(yīng)用,概述了國際上MPEG-4視頻編解碼芯片設(shè)計(jì)的一般方法及其發(fā)展趨勢(shì),詳細(xì)描述了我們的基于FPGA的MPEG-4編解碼芯片開發(fā)系統(tǒng)的結(jié)構(gòu).第二部分重點(diǎn)講述了基于FPGA的MPEG-4芯片開發(fā)系統(tǒng)各個(gè)電路模塊的設(shè)計(jì),包括電源模塊、FPGA配置模塊、時(shí)鐘生成模塊、視頻輸入/輸出模塊、RS232串口模塊、以太網(wǎng)接口模塊、USB接口模塊等.同時(shí)也介紹了I

    標(biāo)簽: MPEG4 FPGA 編解碼芯片 開發(fā)系統(tǒng)

    上傳時(shí)間: 2013-06-15

    上傳用戶:it男一枚

  • 基于FPGA的SOC和IPCore驗(yàn)證平臺(tái)

    隨著半導(dǎo)體技術(shù)與數(shù)字集成電路(微處理器、存貯器以及標(biāo)準(zhǔn)邏輯門電路等)技術(shù)的迅速發(fā)展,特別是隨著計(jì)算機(jī)技術(shù)的發(fā)展,在工業(yè)生產(chǎn)和科學(xué)技術(shù)研究的各行各業(yè)中,人們利用PC機(jī)的強(qiáng)大處理功能代替?zhèn)鹘y(tǒng)儀器的某些部件,開發(fā)出各種測(cè)量?jī)x器(虛擬儀器),傳統(tǒng)儀器的數(shù)字邏輯部分多是采用分立集成電路(IC)組成,分立IC愈多,給系統(tǒng)的電路設(shè)計(jì)、調(diào)試及維護(hù)帶來諸多不便。而隨著EDA技術(shù)的飛速發(fā)展,大規(guī)模可編程邏輯芯片CPLD / FPGA應(yīng)運(yùn)而生。這類芯片可以替代幾十甚至上百塊通用IC芯片,而且,因其可用硬件描述語言進(jìn)行芯片設(shè)計(jì)、支持在線編程和在系統(tǒng)編程等優(yōu)點(diǎn)而備受青睞。本課題主要是用FPGA實(shí)現(xiàn)一個(gè)驗(yàn)證平臺(tái)。用于SOC及IPCore的驗(yàn)證。用FPGA系統(tǒng)驗(yàn)證板實(shí)現(xiàn)在實(shí)際硬件環(huán)境中的驗(yàn)證可以彌補(bǔ)ASIC 設(shè)計(jì)流程中仿真的不足, 通過該驗(yàn)證也可以加快ASIC設(shè)計(jì)且降低由于邏輯問題所造成ASIC 開發(fā)中的成本損耗。本文首先介紹了EDA技術(shù)的發(fā)展,然后介紹了FPGA,SOC,和IPCore的一些基本概念,分析了FPGA在現(xiàn)代集成電路設(shè)計(jì)領(lǐng)域的一些應(yīng)用。最后,具體設(shè)計(jì)了一塊用設(shè)計(jì)驗(yàn)證的開發(fā)板,并討論了其設(shè)計(jì)結(jié)構(gòu),流程及驗(yàn)證方法。

    標(biāo)簽: IPCore FPGA SOC

    上傳時(shí)間: 2013-05-16

    上傳用戶:bakdesec

  • 基于FPGA的計(jì)算機(jī)可編程外圍接口芯片的設(shè)計(jì)與實(shí)現(xiàn)

    隨著電子技術(shù)和EDA技術(shù)的發(fā)展,大規(guī)模可編程邏輯器件PLD(Programmable Logic Device)、現(xiàn)場(chǎng)可編程門陣列FPGA(Field Programmable Gates Array)完全可以取代大規(guī)模集成電路芯片,實(shí)現(xiàn)計(jì)算機(jī)可編程接口芯片的功能,并可將若干接口電路的功能集成到一片PLD或FPGA中.基于大規(guī)模PLD或FPGA的計(jì)算機(jī)接口電路不僅具有集成度高、體積小和功耗低等優(yōu)點(diǎn),而且還具有獨(dú)特的用戶可編程能力,從而實(shí)現(xiàn)計(jì)算機(jī)系統(tǒng)的功能重構(gòu).該課題以Altera公司FPGA(FLEX10K)系列產(chǎn)品為載體,在MAX+PLUSⅡ開發(fā)環(huán)境下采用VHDL語言,設(shè)計(jì)并實(shí)現(xiàn)了計(jì)算機(jī)可編程并行接芯片8255的功能.設(shè)計(jì)采用VHDL的結(jié)構(gòu)描述風(fēng)格,依據(jù)芯片功能將系統(tǒng)劃分為內(nèi)核和外圍邏輯兩大模塊,其中內(nèi)核模塊又分為RORT A、RORT B、OROT C和Control模塊,每個(gè)底層模塊采用RTL(Registers Transfer Language)級(jí)描述,整體生成采用MAX+PLUSⅡ的圖形輸入法.通過波形仿真、下載芯片的測(cè)試,完成了計(jì)算機(jī)可編程并行接芯片8255的功能.

    標(biāo)簽: FPGA 計(jì)算機(jī) 可編程 外圍接口

    上傳時(shí)間: 2013-06-08

    上傳用戶:asddsd

  • 基于FPGA的可編程控制器現(xiàn)場(chǎng)集成技術(shù)應(yīng)用研究

    傳統(tǒng)PLC使用時(shí)會(huì)出現(xiàn)一些問題,如程序死循環(huán)、程序跑飛、需要龐大的編譯系統(tǒng)作支持和不能實(shí)現(xiàn)精確位置控制等等;而發(fā)展到OPENPLC后,這些問題依然存在。為了更好地解決這些問題,本文提出一種全新的可編程控制器現(xiàn)場(chǎng)集成技術(shù),用FPGA來實(shí)現(xiàn)PLC的功能,拋棄傳統(tǒng)PLC“程序”的概念,以“硬件線路”來實(shí)現(xiàn)控制功能,不論在經(jīng)濟(jì)上還是在性能上都具有更大的優(yōu)勢(shì)。 本課題在對(duì)國內(nèi)外可編程控制器,重點(diǎn)是HardPLC的開發(fā)和應(yīng)用的進(jìn)展進(jìn)行概述和分析的基礎(chǔ)上,系統(tǒng)開展了HardPLC組成模塊原理及其仿真模擬的研究。本研究的主要貢獻(xiàn)為: 1.對(duì)比分析了CPLD和FPGA的性能特點(diǎn),闡明了Xilinx公司FPGA芯片結(jié)構(gòu)的兩個(gè)創(chuàng)新概念,指出了其優(yōu)越性能的結(jié)構(gòu)基礎(chǔ); 2.系統(tǒng)分析了用HardPLC實(shí)現(xiàn)控制系統(tǒng)時(shí)的一些通用模塊,對(duì)每個(gè)模塊的工作原理進(jìn)行了深入的探討,用VHDL語言建立了每個(gè)模塊的模型,在此基礎(chǔ)上進(jìn)行了仿真、綜合,為進(jìn)一步研究可編程控制器的現(xiàn)場(chǎng)集成奠定了基礎(chǔ); 3.在仿真綜合的基礎(chǔ)上,用所建立的模型完成了特定邏輯控制系統(tǒng)的控制要求,充分展示了其實(shí)際應(yīng)用的可行性; 4.在分析Xilinx公司SPARTANII系列FPGA芯片配置模式的基礎(chǔ)上,確定了應(yīng)用于實(shí)際的基于CPLD控制的FPGA芯片SlaveParallel配置模式。 本課題研究建立的模型對(duì)于開發(fā)具有我國自主知識(shí)產(chǎn)權(quán)的HardPLC組成IP庫具有一定的理論意義;對(duì)特定系統(tǒng)的控制實(shí)現(xiàn),充分展示了基于FPGA的可編程控制器現(xiàn)場(chǎng)集成技術(shù)可以廣泛應(yīng)用于工控領(lǐng)域,加大推廣力度和建立更多的IP庫,在許多應(yīng)用場(chǎng)合可以取代傳統(tǒng)的PLC控制系統(tǒng),為工控領(lǐng)域提供高可靠、低價(jià)格、簡(jiǎn)單易操作的解決方案,這將帶來巨大的社會(huì)經(jīng)濟(jì)效益;所確定的FPGA芯片配置模式可廣泛應(yīng)用于對(duì)FPGA芯片配置數(shù)據(jù)的加載,在實(shí)踐生產(chǎn)中具有重要的實(shí)用價(jià)值。

    標(biāo)簽: FPGA 可編程控制器 集成技術(shù) 應(yīng)用研究

    上傳時(shí)間: 2013-05-30

    上傳用戶:dtvboyy

  • 基于FPGA的數(shù)字相位計(jì)的研究與實(shí)現(xiàn)

    本文結(jié)合工程需要詳細(xì)論述了一種數(shù)字相位計(jì)的實(shí)現(xiàn)方法,該方法是基于FPGA(現(xiàn)場(chǎng)可編程門陣列)芯片運(yùn)用FFT(快速傅立葉變換)算法完成的。首先,從相位測(cè)量的原理出發(fā),分析了傳統(tǒng)相位計(jì)的缺點(diǎn),給出了一種高可靠性的相位檢測(cè)實(shí)用算法,其算法核心是對(duì)采集信號(hào)進(jìn)行FFT變換,通過頻譜分析,實(shí)現(xiàn)對(duì)參考信號(hào)和測(cè)量信號(hào)初相位的檢測(cè),并同時(shí)闡述了FPGA在實(shí)現(xiàn)數(shù)字相位計(jì)核心FFT算法中的優(yōu)勢(shì)。在優(yōu)化的硬件結(jié)構(gòu)中,利用多個(gè)乘法器并行運(yùn)算的方式加快了蝶形運(yùn)算單元的運(yùn)算速度;內(nèi)置雙端口RAM、旋轉(zhuǎn)因子ROM使數(shù)據(jù)存儲(chǔ)的速度得到提高;采用了流水線的工作方式使數(shù)據(jù)的存儲(chǔ)、運(yùn)算在時(shí)間上達(dá)到匹配。整個(gè)設(shè)計(jì)采用VHDL(超高速硬件描述語言)語言作為系統(tǒng)內(nèi)部硬件結(jié)構(gòu)的描述手段,在Altera的QuartusⅡ軟件支持下完成。仿真結(jié)果表明,基于FPGA實(shí)現(xiàn)的FFT算法無論在速度和精度上都滿足了相位測(cè)量的需要,其運(yùn)算64點(diǎn)數(shù)據(jù)僅需27.5us,最大誤差在1%之內(nèi)。

    標(biāo)簽: FPGA 數(shù)字 相位計(jì)

    上傳時(shí)間: 2013-05-16

    上傳用戶:lgs12321

  • 基于FPGA的雙自觸發(fā)脈沖激光測(cè)距關(guān)鍵技術(shù)研究

    激光測(cè)距技術(shù)被廣泛應(yīng)用于現(xiàn)代工業(yè)測(cè)量、航空與大地的測(cè)量、國防及通信等諸多領(lǐng)域。本文從已獲得廣泛應(yīng)用的脈沖激光測(cè)距技術(shù)入手,重點(diǎn)分析了近年提出的自觸發(fā)脈沖激光測(cè)距技術(shù)(STPLR)特別是其中的雙自觸發(fā)脈沖激光測(cè)距技術(shù)(BSTPLR),通過分析發(fā)現(xiàn)其核心部件之一就是用于測(cè)量激光脈沖飛行時(shí)間(周期)的高精度高速計(jì)數(shù)器,而目前一般的方式是采用昂貴的進(jìn)口高速計(jì)數(shù)器或?qū)S眉呻娐?ASIC)來完成,這使得激光測(cè)距儀在研發(fā)、系統(tǒng)的改造升級(jí)和自主知識(shí)產(chǎn)權(quán)保護(hù)等諸多方面受到制約,同時(shí)在其整體性能上特別是在集成化、小型化和高可靠性方面帶來阻礙。為此,本文研究了采用現(xiàn)場(chǎng)可編程門陣列(FPGA)來實(shí)現(xiàn)脈沖激光測(cè)距中的高精度高速計(jì)數(shù)及其他相關(guān)功能,基本解決了以上存在的問題。 論文通過對(duì)雙自觸發(fā)脈沖激光測(cè)距的主要技術(shù)要求和技術(shù)指標(biāo)進(jìn)行分析,對(duì)其中的信號(hào)處理單元采用了FPGA+單片機(jī)的設(shè)計(jì)形式。由FPGA主控芯片(EPF10K20TC144-4)作為周期測(cè)量模塊,在整個(gè)測(cè)距系統(tǒng)中是信號(hào)處理的核心部件,借助其用戶可編程特性及很高的內(nèi)部時(shí)鐘頻率,設(shè)計(jì)了專用于BSTPLR的高速高精度計(jì)數(shù)芯片,負(fù)責(zé)對(duì)測(cè)距信號(hào)產(chǎn)生電路中的時(shí)刻鑒別電路輸出信號(hào)進(jìn)行計(jì)數(shù)。數(shù)據(jù)處理模塊則主要由單片機(jī)(AT89C51)來實(shí)現(xiàn)。系統(tǒng)可以通過鍵盤預(yù)置門控信號(hào)的寬度以均衡測(cè)量的精度和速度,測(cè)量結(jié)果采用7位LED數(shù)碼管顯示。本設(shè)計(jì)在近距離(大尺寸)范圍內(nèi)實(shí)驗(yàn)測(cè)試時(shí)基本滿足設(shè)計(jì)要求。

    標(biāo)簽: FPGA 自觸發(fā)脈沖 激光測(cè)距 關(guān)鍵技術(shù)

    上傳時(shí)間: 2013-04-24

    上傳用戶:dapangxie

  • 基于FPGA的水下遠(yuǎn)程遙控解碼電路的設(shè)計(jì)與研究

    隨著計(jì)算機(jī)和集成電路技術(shù)的不斷發(fā)展,基于EDA技術(shù)的芯片設(shè)計(jì)正在成為電子系統(tǒng)設(shè)計(jì)的主流.現(xiàn)場(chǎng)可編程門陣列(FPGA)作為一種可編程專用集成電路(ASIC)已經(jīng)廣泛應(yīng)用于計(jì)算機(jī)、通信、航空航天等各個(gè)領(lǐng)域.一般來講,FPGA多用于高速通信和高速信號(hào)處理領(lǐng)域,以發(fā)揮其處理速度快的特點(diǎn),本文將其應(yīng)用于一低速低功耗系統(tǒng)——某水下遠(yuǎn)程遙控接收系統(tǒng),主要用其在頻域來實(shí)現(xiàn)水下遠(yuǎn)程遙控的解碼,取得了令人滿意的效果.該文主要做了以下幾方面的工作.首先,深入研究和分析了在頻域?qū)崿F(xiàn)水下遠(yuǎn)程遙控解碼的原理并進(jìn)行了遙控指令編碼設(shè)計(jì);其次,用ALTERA公司的CYCLONE系列FPGA芯片完成了水下遠(yuǎn)程遙控FPGA解碼芯片的設(shè)計(jì)工作,包括硬件描述語言(VHDL)編碼、電路前后仿真、綜合和布局布線工作,并對(duì)設(shè)計(jì)的FPGA解碼芯片進(jìn)行了初步的功耗估算:最后設(shè)計(jì)制作了一塊FPGA解碼芯片電路驗(yàn)證測(cè)試板,并完成了電路調(diào)試和測(cè)試.實(shí)驗(yàn)測(cè)試結(jié)果表明,用FPGA實(shí)現(xiàn)水下遠(yuǎn)程遙控解碼電路的方案是可行的,可以有效地縮小系統(tǒng)體積、提高系統(tǒng)可靠性,在保證系統(tǒng)性能情況下做到更低的功耗,還可以實(shí)現(xiàn)在系統(tǒng)配置和編程,使得系統(tǒng)的調(diào)試、升級(jí)和維護(hù)更加靈活方便.

    標(biāo)簽: FPGA 遠(yuǎn)程遙控 解碼電路

    上傳時(shí)間: 2013-06-03

    上傳用戶:zoushuiqi

  • 基于FPGA的信道均衡器的設(shè)計(jì)與實(shí)現(xiàn)

    在無線通信系統(tǒng)中,信號(hào)在傳輸過程中由于多徑效應(yīng)和信道帶寬的有限性以及信道特性的不完善性導(dǎo)致不可避免地產(chǎn)生碼間串?dāng)_(Intersymbol Interference).為了克服碼間串?dāng)_所帶來的信號(hào)畸變,則必須在接收端增加均衡器,以補(bǔ)償信道特性,正確恢復(fù)發(fā)送序列.盲均衡器由于不需要訓(xùn)練序列,僅利用接收信號(hào)的統(tǒng)計(jì)特性就能對(duì)信道特性進(jìn)行均衡,消除碼間串?dāng)_,成為近年來通信領(lǐng)域研究的熱點(diǎn)課題.本課題采用已經(jīng)取得了很多研究成果的Bussgang類盲均衡算法,主要因?yàn)樗挠?jì)算復(fù)雜度小,便于實(shí)時(shí)實(shí)現(xiàn),具有較好的性能.本文探討了以FPGA(Field Programmable Gates Array)為平臺(tái),使用Verilog HDL(Hardware Description Language)語言設(shè)計(jì)并實(shí)現(xiàn)基于Bussgang類型算法的盲均衡器的硬件系統(tǒng).本文簡(jiǎn)要介紹了Bussgang類型盲均衡算法中的判決引導(dǎo)LMS(DDLMS)和常模(CMA)兩種算法和FPGA設(shè)計(jì)流程.并詳細(xì)闡述了基于FPGA的信道盲均衡器的設(shè)計(jì)思想、設(shè)計(jì)結(jié)構(gòu)和Verilog設(shè)計(jì)實(shí)現(xiàn),以及分別給出了各個(gè)模塊的結(jié)構(gòu)框圖以及驗(yàn)證結(jié)果.本課題所設(shè)計(jì)和實(shí)現(xiàn)的信道盲均衡器,為電子設(shè)計(jì)自動(dòng)化(EDA)技術(shù)做了有益的探索性嘗試,對(duì)今后無線通信系統(tǒng)中的單芯片可編程系統(tǒng)(SOPC)的設(shè)計(jì)運(yùn)用有著積極的借鑒意義.

    標(biāo)簽: FPGA 信道 均衡器

    上傳時(shí)間: 2013-07-25

    上傳用戶:cuibaigao

  • 基于FPGA和DSP的紅外圖像預(yù)處理算法研究

    隨著微電子技術(shù)的發(fā)展,可編程邏輯器件取得了迅速的發(fā)展,其功能日益強(qiáng)大,F(xiàn)PGA內(nèi)部可用邏輯資源飛速增長(zhǎng),近來推出的FPGA都針對(duì)數(shù)字信號(hào)處理的特點(diǎn)做了特定設(shè)計(jì),集成了存儲(chǔ)器、鎖相環(huán)(PLL)、硬件乘法器、DSP模塊等,通過使用各個(gè)公司提供的FPGA開發(fā)軟件使用硬件描述語言,可以實(shí)現(xiàn)特定的信號(hào)處理算法,如FFT、FIR等算法,為電子設(shè)計(jì)工程師提供了新的選擇。實(shí)時(shí)圖像處理系統(tǒng)采用FPGA+DSP的結(jié)構(gòu)來完成整個(gè)復(fù)雜的圖像處理算法。將圖像處理算法進(jìn)行分類,F(xiàn)PGA和DSP份協(xié)作發(fā)揮各自的長(zhǎng)處,對(duì)于算法實(shí)現(xiàn)簡(jiǎn)單、運(yùn)算量大、實(shí)時(shí)性高的這類處理過程由大容量高性能的FPGA實(shí)現(xiàn),DSP則用來處理經(jīng)過預(yù)處理后的圖像數(shù)據(jù),來運(yùn)行算法結(jié)構(gòu)復(fù)雜,乘加運(yùn)算多的算法。整個(gè)系統(tǒng)主要包括FPGA處理單元、DSP處理單元以及PCI接口通訊三個(gè)部分。主要取得的了以下的研究成果:(1)研究了FPGA的工作原理及應(yīng)用,完成了Stratix芯片的選型。設(shè)計(jì)了數(shù)字圖像處理板的電路原理圖和PCB設(shè)計(jì)圖。并對(duì)電路板進(jìn)行調(diào)試,工作正常。(2)完成了FPGA程序下載電纜的PCB電路設(shè)計(jì),并調(diào)試成功,應(yīng)用到FPGA的調(diào)試下載配置中,取得了良好的實(shí)驗(yàn)與經(jīng)濟(jì)效果。(3)充分利用FPGA的設(shè)計(jì)開發(fā)軟件與工具,完成了中值濾波、形態(tài)學(xué)濾波和自適應(yīng)閾值的FPGA實(shí)現(xiàn),并給出了詳細(xì)的實(shí)現(xiàn)過程。將算法下載到FPGA芯片,經(jīng)過試驗(yàn)調(diào)試,達(dá)到要求。(4)研究了PCI接口通訊的實(shí)現(xiàn)方式,選用PCI9054芯片實(shí)現(xiàn)通訊,完成PCI接口電路設(shè)計(jì),經(jīng)過調(diào)試,實(shí)現(xiàn)了中斷、DMA等方式,滿足了數(shù)據(jù)傳輸?shù)囊蟆#?)學(xué)習(xí)了C6701DSP芯片的工作特性以及內(nèi)部功能結(jié)構(gòu),完成了DSP外圍存儲(chǔ)器的擴(kuò)展、時(shí)鐘信號(hào)發(fā)生以及電源模塊等外圍電路的設(shè)計(jì)。

    標(biāo)簽: FPGA DSP 紅外 圖像預(yù)處理

    上傳時(shí)間: 2013-07-22

    上傳用戶:Divine

主站蜘蛛池模板: 茂名市| 南平市| 正蓝旗| 广汉市| 武胜县| 牡丹江市| 景泰县| 精河县| 长岛县| 诸城市| 太康县| 宁化县| 宁海县| 海城市| 越西县| 许昌县| 沧源| 凌云县| 阳原县| 新丰县| 天气| 景德镇市| 大英县| 古蔺县| 文山县| 陆良县| 高雄市| 嘉善县| 牡丹江市| 芮城县| 宁陕县| 高州市| 木里| 瓮安县| 西峡县| 湘西| 南投市| 莫力| 荥阳市| 荆州市| 九江县|