亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

多維數(shù)(shù)據(jù)(jù)

  • 采用FPGA的多路高壓IGBT驅(qū)動觸發(fā)器研制

    為有效控制固態(tài)功率調(diào)制設(shè)備,提高系統(tǒng)的可調(diào)性和穩(wěn)定性,介紹了一種基于現(xiàn)場可編程門陣列( FPGA)和微控制器(MCU) 的多路高壓IGBT 驅(qū)動觸發(fā)器的設(shè)計方法和實現(xiàn)電路。該觸發(fā)器可選擇內(nèi)或外觸發(fā)信號,可遙控或本控,能產(chǎn)生多路頻率、寬度和延時獨立可調(diào)的脈沖信號,信號的輸入輸出和傳輸都使用光纖。將該觸發(fā)器用于高壓IGBT(3300 V/ 800 A) 感應(yīng)疊加脈沖發(fā)生器中進行實驗測試,給出了實驗波形。結(jié)果表明,該多路高壓IGBT驅(qū)動觸發(fā)器輸出脈沖信號達到了較高的調(diào)整精度,頻寬’脈寬及延時可分別以步進1 Hz、0. 1μs、0. 1μs 進行調(diào)整,滿足了脈沖發(fā)生器的要求,提高了脈沖功率調(diào)制系統(tǒng)的性能。

    標簽: FPGA IGBT 多路 驅(qū)動

    上傳時間: 2013-10-17

    上傳用戶:123456wh

  • 基于FPGA的多路高速串并轉(zhuǎn)換器設(shè)計

    高速串并轉(zhuǎn)換器的設(shè)計是FPGA 設(shè)計的一個重要方面,傳統(tǒng)設(shè)計方法由于采用FPGA 的內(nèi)部邏輯資源來實現(xiàn),從而限制了串并轉(zhuǎn)換的速度。該研究以網(wǎng)絡(luò)交換調(diào)度系統(tǒng)的FGPA 驗證平臺中多路高速串并轉(zhuǎn)換器的設(shè)計為例,詳細闡述了1 :8DDR 模式下高速串并轉(zhuǎn)換器的設(shè)計方法和16 路1 :8 串并轉(zhuǎn)換器的實現(xiàn)。結(jié)果表明,采用Xilinx Virtex24 的ISERDES 設(shè)計的多路串并轉(zhuǎn)換器可以實現(xiàn)800 Mbit/ s 輸入信號的串并轉(zhuǎn)換,并且減少了設(shè)計復雜度,縮短了開發(fā)周期,能滿足設(shè)計要求。關(guān)鍵詞:串并轉(zhuǎn)換;現(xiàn)場可編程邏輯陣列;Xilinx ; ISERDES

    標簽: FPGA 多路 串并轉(zhuǎn)換

    上傳時間: 2013-11-17

    上傳用戶:hxy200501

  • 基于Verilog HDL設(shè)計的多功能數(shù)字鐘

    本文利用Verilog HDL 語言自頂向下的設(shè)計方法設(shè)計多功能數(shù)字鐘,突出了其作為硬件描述語言的良好的可讀性、可移植性和易理解等優(yōu)點,并通過Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成綜合、仿真。此程序通過下載到FPGA 芯片后,可應(yīng)用于實際的數(shù)字鐘顯示中。 關(guān)鍵詞:Verilog HDL;硬件描述語言;FPGA Abstract: In this paper, the process of designing multifunctional digital clock by the Verilog HDL top-down design method is presented, which has shown the readability, portability and easily understanding of Verilog HDL as a hard description language. Circuit synthesis and simulation are performed by Altera QuartusⅡ 4.1 and ModelSim SE 6.0. The program can be used in the truly digital clock display by downloading to the FPGA chip. Keywords: Verilog HDL;hardware description language;FPGA

    標簽: Verilog HDL 多功能 數(shù)字

    上傳時間: 2013-11-10

    上傳用戶:hz07104032

  • pcb layout design(臺灣硬件工程師15年經(jīng)驗

    PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計之零件腳PAD,不管是否鑽孔、電鍍。5. BOTTOM PAD:在銲錫面上所設(shè)計之零件腳PAD,不管是否鑽孔、電鍍。6. POSITIVE LAYER:單、雙層板之各層線路;多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER:通常指多層板之電源層。8. INNER PAD:多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD:多層板之NEGATIVE LAYER 上所使用之絕緣範圍,不與零件腳相接。10. THERMAL PAD:多層板內(nèi)NEGATIVE LAYER 上必須零件腳時所使用之PAD,一般稱為散熱孔或?qū)住?1. PAD (銲墊):除了SMD PAD 外,其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點),其原則如下:1. 一般測試點大小均為30-35mil,元件分布較密時,測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil,一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上,避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設(shè)置處:Setup􀃆pads􀃆stacks

    標簽: layout design pcb 硬件工程師

    上傳時間: 2013-11-17

    上傳用戶:cjf0304

  • IC封裝製程簡介(IC封裝制程簡介)

    半導體的產(chǎn)品很多,應(yīng)用的場合非常廣泛,圖一是常見的幾種半導體元件外型。半導體元件一般是以接腳形式或外型來劃分類別,圖一中不同類別的英文縮寫名稱原文為   PDID:Plastic Dual Inline Package SOP:Small Outline Package SOJ:Small Outline J-Lead Package PLCC:Plastic Leaded Chip Carrier QFP:Quad Flat Package PGA:Pin Grid Array BGA:Ball Grid Array         雖然半導體元件的外型種類很多,在電路板上常用的組裝方式有二種,一種是插入電路板的銲孔或腳座,如PDIP、PGA,另一種是貼附在電路板表面的銲墊上,如SOP、SOJ、PLCC、QFP、BGA。    從半導體元件的外觀,只看到從包覆的膠體或陶瓷中伸出的接腳,而半導體元件真正的的核心,是包覆在膠體或陶瓷內(nèi)一片非常小的晶片,透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件,從上方的玻璃窗可看到內(nèi)部的晶片,圖三是以顯微鏡將內(nèi)部的晶片放大,可以看到晶片以多條銲線連接四周的接腳,這些接腳向外延伸並穿出膠體,成為晶片與外界通訊的道路。請注意圖三中有一條銲線從中斷裂,那是使用不當引發(fā)過電流而燒毀,致使晶片失去功能,這也是一般晶片遭到損毀而失效的原因之一。   圖四是常見的LED,也就是發(fā)光二極體,其內(nèi)部也是一顆晶片,圖五是以顯微鏡正視LED的頂端,可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線,若以LED二支接腳的極性來做分別,晶片是貼附在負極的腳上,經(jīng)由銲線連接正極的腳。當LED通過正向電流時,晶片會發(fā)光而使LED發(fā)亮,如圖六所示。     半導體元件的製作分成兩段的製造程序,前一段是先製造元件的核心─晶片,稱為晶圓製造;後一段是將晶中片加以封裝成最後產(chǎn)品,稱為IC封裝製程,又可細分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟,在本章節(jié)中將簡介這兩段的製造程序。

    標簽: 封裝 IC封裝 制程

    上傳時間: 2013-11-04

    上傳用戶:372825274

  • J-LIN仿真器操作步驟

    J-LIN仿真器操作步驟,J-LIN仿真器操作步驟。

    標簽: J-LIN 仿真器 操作

    上傳時間: 2013-10-31

    上傳用戶:1966640071

  • 基于半實物仿真系統(tǒng)的多假目標航跡欺騙研究

    根據(jù)半實物仿真的特點和優(yōu)點,本文提出了基于半實物仿真系統(tǒng)的多假目標航跡欺騙研究的優(yōu)勢和價值。然后從實現(xiàn)多假目標航跡欺騙的必要條件、航跡欺騙產(chǎn)生的原理、多假目標欺騙的參數(shù)匹配、多目標欺騙航跡的數(shù)據(jù)預算4個方面詳細闡述了多假目標航跡欺騙原理,以及對半實物仿真系統(tǒng)的組成、軟硬件設(shè)計特點進行了介紹,最后通過半實物仿真系統(tǒng)驗證了兩批假目標預定航跡的真實性和置信度,結(jié)果證明這種方式對研究多假目標航跡欺騙技術(shù)和戰(zhàn)術(shù)應(yīng)用的可行性和有效性。

    標簽: 半實物仿真

    上傳時間: 2013-11-11

    上傳用戶:攏共湖塘

  • 多路溫度采集監(jiān)控系統(tǒng)的硬件設(shè)計

    電子技術(shù)課程設(shè)計---多路溫度采集監(jiān)控系統(tǒng)的硬件設(shè)計

    標簽: 多路 溫度采集監(jiān)控系統(tǒng) 硬件設(shè)計

    上傳時間: 2013-11-22

    上傳用戶:氣溫達上千萬的

  • 一種快速查詢多點DS18B20溫度的方法

    一種快速查詢多點DS18B20溫度的方法

    標簽: 18B B20 DS 18

    上傳時間: 2013-10-09

    上傳用戶:hzht

  • 自適應(yīng)多速率AMR技術(shù)剖析

    自適應(yīng)多速率AMR技術(shù)剖析 自適應(yīng)多速率AMR技術(shù)剖析

    標簽: AMR 自適應(yīng)多速率

    上傳時間: 2013-10-22

    上傳用戶:司令部正軍級

主站蜘蛛池模板: 土默特右旗| 马尔康县| 安龙县| 平湖市| 祁连县| 榆中县| 临洮县| 曲沃县| 南澳县| 威信县| 长岭县| 嘉定区| 比如县| 隆尧县| 河池市| 泰安市| 汉中市| 凌海市| 安岳县| 元阳县| 苏尼特右旗| 穆棱市| 同心县| 山阴县| 渭源县| 桓台县| 读书| 东乡族自治县| 昌邑市| 图木舒克市| 新巴尔虎左旗| 桐城市| 武穴市| 陇西县| 青海省| 沙雅县| 绥滨县| 新干县| 桐柏县| 江川县| 大田县|