CMOS工藝多功能數字芯片的輸出緩沖電路設計
為了提高數字集成電路芯片的驅動能力,采用優化比例因子的等比緩沖器鏈方法,通過Hspice軟件仿真和版圖設計測試,提出了一種基于CSMC 2P2M 0.6 μm CMOS工藝的輸出緩沖電路設計方案。本文完成了系統的電原理圖設計和版圖設計,整體電路采用Hspice和CSMC 2P2M 的0.6 &...
為了提高數字集成電路芯片的驅動能力,采用優化比例因子的等比緩沖器鏈方法,通過Hspice軟件仿真和版圖設計測試,提出了一種基于CSMC 2P2M 0.6 μm CMOS工藝的輸出緩沖電路設計方案。本文完成了系統的電原理圖設計和版圖設計,整體電路采用Hspice和CSMC 2P2M 的0.6 &...
該電路集成了16路光耦隔離輸入電路和8路繼電器輸出電路,可在ISA總線的控制下完成數據信號、指令信號和電源信號的輸入輸出。實際應用結果表明,該多通道控制電路的信號分配傳輸頻率可達6.5 MHz,完全達到設計要求;該電路按國家軍用標準設計定型,在測試領域具有廣闊的應用前景。 ...
介紹了多制式數字視頻信號轉換電路的實驗設計。其主要功能是對模擬視頻信號進行解碼和數字化,并作隔行/逐行轉換、尺度變換、幀頻轉換等處理,同時為PDP整機提供行、場同步信號以及消隱和時鐘信號等。...
基于MDK RTX 的COrtex—M3 多任務應用設計 武漢理工大學 方安平 武永誼 摘要:本文描述了如何在Cortex—M3 上使用MDK RL—RTX 的方法,并給出了一個簡單的多任務應用設計。 關鍵詞:MDK RTX,Cortex,嵌入式,ARM, STM...
摘要: 介紹了時鐘分相技術并討論了時鐘分相技術在高速數字電路設計中的作用。 關鍵詞: 時鐘分相技術; 應用 中圖分類號: TN 79 文獻標識碼:A 文章編號: 025820934 (2000) 0620437203 時鐘是高速數字電路設計的關鍵技術之一, 系統時鐘的性能好壞, 直接...