Linux環境下的通用線程池設計 linux下線程池的使用，C語言pools
標簽： Linux linux 線程 環境
上傳時間： 2014-12-03
上傳用戶：15071087253
Delphi中處理線程池的一個組件,非常好用.
標簽： Delphi 線程
上傳時間： 2016-11-24
上傳用戶：1109003457
內含fulladder結構檔,電路檔,測試檔(testbench)以及執行檔(.do)
標簽： fulladder testbench do
上傳時間： 2016-11-25
上傳用戶：wxhwjf
JNDI的配置 連接池編寫的幾個步驟 很不錯的方式
標簽： JNDI 連接 編寫 方式
上傳時間： 2016-11-26
上傳用戶：愛死愛死
本電子檔為 verilog cookbook,包含了通訊,影像,DSP等重要常用之verilog編碼,可作為工程師與初學者的參考手冊
標簽： verilog cookbook DSP 工程
上傳時間： 2013-12-19
上傳用戶：wpt
1.源碼太簡單 2.不是源碼 3.缺少文件 4.所選類別和開發環境不對 5.亂寫說明或說明不夠認真 6.壓縮文件有密碼 7.源碼重復或已經存在
標簽： 源碼 開發環境 密碼 重復
上傳時間： 2014-01-12
上傳用戶：tyler
1.源碼太簡單 2.不是源碼 3.缺少文件
標簽： 源碼
上傳時間： 2016-11-29
上傳用戶：ljmwh2000
光速已經太慢了，當前大規模生產的普通數字電路要求時序控制達到皮秒的范圍。光 從人的鼻子傳輸到耳朵所需要的時間大概為 100ps（在 100ps的時間里，光將傳輸 1.2 英寸）。這樣級別的時序控制不但要維持在硅芯片里，而且還必須在級別更大的系統板上實現，比如一個計算機的主板。在這些系統中，將器件互連的導體不應再被看作一根簡單的導線，而是呈現了高頻效應的傳輸線。如果這些傳輸線沒有被合理的設計，他們將在不經意間毀滅系統時序。有些數字設計（并非全部）的復雜程度已經達到甚至超過了模擬電路設計。數字技術經歷了令人矚目的空前發展。確實，在技術公司的市場部存在著這樣的信條：如果讓市場來告訴你公眾需要什么，那已經太遲了！
標簽： 光速
上傳時間： 2013-12-17
上傳用戶：sjyy1001
這是一本可以輕鬆於10小時內學習C語言的電子書籍
標簽：
上傳時間： 2016-12-03
上傳用戶：410805624
液晶1602的。你太狠了，我幾個月的心血這樣被你剝奪，希望你不要用來商業運作，多多助人。另外的幾個傳不上去。做這么多，我只想下載一個頭文件。
標簽： 1602 液晶
上傳時間： 2016-12-04
上傳用戶：曹云鵬
蟲蟲下載站版權所有 京ICP備2021023401號-1
