本文介紹了如何利用FPGA(FieldProgrammableGateArray)技術來實現傳送流特殊信息的處理，其主要內容如下：1.介紹了MPEG-2傳送流系統層的語法規范；2.描述了傳送流特殊信息之間的結構關系；3.簡要介紹了傳送流復用的原理和實現方法；4.詳細討論了如何用FPGA技術來實現對特殊信息的處理；整個項目的設計采用VHDL作為程序設計語言，都是以Xilinx的FPGA芯片及其ISE5.2i作為開發系統進行的。
上傳時間： 2013-06-11
上傳用戶：410805624
表面粗糙度是機械加工中描述工件表面微觀形狀重要的參數。在機械零件切削的過程中，刀具或砂輪遺留的刀痕，切屑分離時的塑性變形和機床振動等因素，會使零件的表面形成微小的蜂谷。這些微小峰谷的高低程度和間距狀況就叫做表面粗糙度，也稱為微觀不平度。表面粗糙度的測量是幾何測量中的一個重要部分，它對于現代制造業的發展起了重要的推動作用。世界各國競相進行粗糙度測量儀的研制，隨著科學技術的發展，各種各樣的粗糙度測量系統也競相問世。對于粗糙度的測量，隨著技術的更新，國家標準也一直在變更。最新執行的國家標準(GB/T6062-2002)，規定了粗糙度測量的參數，以及制定了觸針式測量粗糙度的儀器標準[1]。 隨著新國家標準的執行，許多陳舊的粗糙度測量儀已經無法符合新標準的要求。而且生產工藝的提高使得原有方案的采集精度和采集速度，滿足不了現代測量技術的需要。目前，各高校公差實驗室及大多數企業的計量部門所使用的計量儀器(如光切顯微鏡、表面粗糙度檢查儀等)只能測量單項參數，而能進行多參數測量的光電儀器價格較貴，一般實驗室和計量室難以購置。因此如何利用現有的技術，結含現代測控技術的發展，職制出性能可靠的粗糙度測量儀，能有效地降低實驗室測量儀器的成本，具有很好的實用價值和研究意義。 基于上述現狀，本文在參考舊的觸針式表面粗糙度測量儀技術方案的基礎上，提出了一種基于ARM嵌入式系統的粗糙度測量儀的設計。這種測量儀采用了先進的傳感器技術，保證了測量的范圍和精度；采用了集成的信號調理電路，降低了信號在調制、檢波、和放大的過程中的失真；采用了ARM處理器，快速的采集和控制測量儀系統；采用了強大的PC機人機交互功能，快速的計算粗糙度的相關參數和直觀的顯示粗糙度的特性曲線。 論文主要做了如下工作：首先，論文分析了觸針式粗糙度測量儀的發展以及現狀；然后，詳細敘述了系統的硬件構成和設計，包括傳感器的原理和結構分析、信號調理電路的設計、A/D轉換電路的設計、微處理器系統電路以及與上位機接口電路的設計。同時，還對系統的數據采集進行了研究，開發了相應的固件程序及接口程序，完成數據采集軟件的編寫，并且對表面粗糙度參數的算法進行程序的實現。編寫了控制應用程序，完成控制界面的設計。最終設計出一套多功能、多參數、高性能、高可靠、操作方便的表面粗糙度測量系統。
上傳時間： 2013-04-24
上傳用戶：KIM66
當今嵌入式技術的發展突飛猛進，嵌入式系統在很多產業中得到廣泛應用并逐步改變著這些產業。嵌入式技術的發展同樣也影響到了數控技術的發展。論文綜述了當前開放式數控系統國內外發展現狀，并分析了幾種主流開放式數控系統體系結構的優缺點，進而提出了利用ARM處理器和Windows CE操作系統開發一個基于ARM-WinCE嵌入式數控系統的原型系統的想法。 論文論述了如何構建ARM-WinCE數控系統基于S3C2410開發板的硬件平Z口-x和基于Windows CE．Net的軟件平臺；在ARM微處理器上構建了基于Windows CE的數控操作系統內核，并利用VIVI Boot Loader把定制的映像加載到S3C2410開發板中去。 本文重點針對ARM處理器芯片，利用流接口驅動程序結構實現了藍牙串口驅動程序的開發，實現了ARM-WinCE數控系統中機床控制器和移動控制器的藍牙通信；研究了如何利用S3C2410處理器的PWM定時器和Windows CE的中斷機制進行數控系統的實時控制。
標簽： ARMWindowsCE 嵌入式 數控系統
上傳時間： 2013-04-24
上傳用戶：klin3139
在當前的數字信息技術和網絡技術高速發展的后PC時代，嵌入式系統技術已經廣泛地滲透到人們生活的各個方面。由于嵌入式系統的交互性比較強，液晶屏做為輸出設備對漢字顯示又尤為重要，但很多關于嵌入式系統開發、應用的教材中，對于液晶屏的程序設計也只是初始化和測試的編程，沒有進一步的應用開發。所以選擇了該畢業設計題目，以完善液晶屏的漢字顯示功能。 在選定了畢業設計題目之后，隨著開發研究的不斷深入，主要完成了以下工作： 首先，對三種常用的嵌入式操作系統進行了分析比較，對項目開發是否選用操作系統提出了自己的見解，結合本次畢業設計的實際應用，選擇了不使用操作系統而是利用Bootloader引導的方法。 其次，選定硬件開發系統后，把單片機的傳統調試方法與ARM的邊界掃描技術進行了分析比較，并在實際應用開發中采用了邊界掃描技術。 再次，由于在C語言程序運行前需要加入一些必要的初始化代碼，于是又完成了對44binit.s初始化程序的分析與設計。 最后，在編寫漢字顯示程序時，采用了讀取字庫法顯示漢字方案和讀取字模數據輸出漢字方案分別實現了液晶屏的漢字顯示，并取得了良好的效果。 本文不但說明了如何利用ARM處理器實現液晶屏的漢字顯示，還講述了開發ARM處理器應用程序的一個完整的過程。隨著嵌入式技術的不斷普及，對ARM處理器的學習、應用、開發都有一定的幫助作用。
上傳時間： 2013-04-24
上傳用戶：cuiqiang
遙測系統由發射機、發射天線、接收天線、接收機組成.就遙測發射系統而言,傳統的模擬調制已經很成熟,模擬發射機是利用調制信號的變化來控制變容二極管的結電容容值的變化,從而改變壓控振蕩器的震蕩頻率來實現調頻;模擬調制碼速率、調制頻偏都受變容二極管特性的限制,模擬調制功能單一、調制方式不可重組、單個系統調制頻率不可改變,無法滿足頻率多變的需求;隨著高速器件和軟件無線電技術的發展,數字調制發射機具有調制中心頻率可調、頻偏可編程、調制方式可重組、調制碼速率高、可實現較高的頻響、可以與編碼器合并擴展功能很強等優點,成為今后發射機的發展主流.本論文討論了如何利用現場可編程器件FPGA結合Max+plusⅡ及VHDL語言,在遙測系統中實現了DDS+PLL+SSB模式的數字調制發射機.數字發射機設計主要包括方案選擇、系統設計、硬件電路實現及VHDL設計四個部分.論文中首先分析了目前遙測系統中使用的模擬調制發射機的不足及數字調制發射機的優點,確定了發射機的設計方案;第二章介紹了電子設計自動化工具及數字電路設計方法;第三章詳細討論了組成發射機的各個部分的原理設計;第四章著重討論了各個部分的硬件電路實現、VHDL實現部分及設計的測試結果;最后總結了設計中需要進一步研究的問題.
上傳時間： 2013-04-24
上傳用戶：程嬰sky
機械手是自動裝配生產線上必不可少的設備，它可以模擬人手臂的部分動作，按預定的程序、軌跡和要求，實現抓取、搬運和裝配等工作。在減輕人的勞動強度、提高裝配質量和提高裝配效率等方面，起到了積極的作用。本文基于ARM和FPGA嵌入式系統，開展了機械手控制系統的研發工作，實現了機械手的自動控制。 嵌入式ARM處理器，具有運行速度快、功耗低、程序設計靈活、外圍硬件資源豐富等優點，但其普通輸入輸出口的高低電平變化周期最快只能到1微妙左右，不適合高速輸入輸出；FPGA芯片高速輸入輸出數據，時間可縮短至幾十納秒。通過ARM處理器和FPGA技術的有機結合，發揮各自的優勢，使系統具有程序設計靈活、以太網通信、大容量存儲、高速數據輸山、低成本等特點，滿足高速機械手自動控制的要求。 本文分析了ARM和FPGA系統，以及機械手控制系統的功能要求；設計硬件模塊、接口電路；闡述了系統軟件的設計過程，包括啟動代碼U—BOOT、操作系統μCLinux的移植；并介紹了如何利用便件描述語言VHDL來實現機械手邏輯控制。
上傳時間： 2013-04-24
上傳用戶：luyanping
嵌入式系統的開發已成為新的行業熱點，將嵌入式應用于工業控制類產品中，并開發出優秀的人機交互界面，是嵌入式發展的趨勢，擁有廣闊的市場前景。近年來的市場需求顯示越來越多的嵌入式系統包括PDA、機頂盒、DVD/VCD播放機、WAP手機等均要求提供一個方便簡潔的可視化操作界面，而這些都要求有一個高性能穩定可靠的GUI(GraphicalUser Interface)來提供支持。友好的圖形人機界面為嵌入式系統的人機交互提供豐富的圖形圖像信息、直觀的表達方式。嵌入式GUI作為人機界面的軟件系統，具有簡潔、美觀、方便好用且更具人性化的特點，采用嵌入式GUI進行人機界面設計能夠提高設備開發效率、節省維護成本、豐富人機交互信息，因而，已經被越來越多的領域所采用。 本文研究設計了一種基于ARM微處理器和嵌入式實時操作系統的嵌入式GUI應用平臺的方案。以SmartARM2200開發板為硬件平臺(基于PHILIP公司的微處理LPC2210)，在ADS1.2集成開發環境下，首先對嵌入式實時操作系統μ/OS-Ⅱ的特點、移植條件、性能等方面進行應用研究，重點分析了μ/OS-Ⅱ的移植過程，給出了移植的思路，總結了移植過程中應注意的問題，提出了簡潔高效的移植方法；其次詳細講述了如何利用圖形用戶界面開發工具MiniGUI進行圖形用戶界面的開發，包括鼠標、鍵盤、菜單、繪圖等功能的實現。該嵌入式GUI應用平臺既可以滿足用戶對應用系統實時性和快速處理的要求，又能夠給用戶提供生動、直觀的圖形人機交互界面，具有廣泛的應用前景。
上傳時間： 2013-07-06
上傳用戶：zlf19911217
I2C(Inter Integrated Circuits)是Philips公司開發的用于芯片之間連接的串行總線，以其嚴格的規范、卓越的性能、簡便的操作和眾多帶I2C接口的外圍器件而得到廣泛的應用并受到普遍的歡迎。 現場可編程門陣列(FPGA)設計靈活、速度快，在數字專用集成電路的設計中得到了廣泛的應用。本論文主要討論了如何利用Verilog/FPGA來實現一個隨機讀/寫的I2C接口電路，實現與外圍I2C接口器件E2PROM進行數據通信，實現讀、寫等功能，傳輸速率實現為100KBps。在Modelsim6.0仿真軟件環境中進行仿真，在Xilinx公司的ISE9.li開發平臺上進行了下載，搭建外圍電路，用Agilem邏輯分析儀進行數據采集，分析測試結果。 首先，介紹了微電子設計的發展概況以及設計流程，重點介紹了HDL/FPGA的設計流程。其次，對I2C串行總線進行了介紹，重點說明了總線上的數據傳輸格式并對所使用的AT24C02 E2PROM存儲器的讀／寫時序作了介紹。第三，基于Verilog _HDL設計了隨機讀/寫的I2C接口電路、測試模塊和顯示電路；接口電路由同步有限狀態機(FSM)來實現；測試模塊首先將數據寫入到AT24C02的指定地址，接著將寫入的數據讀出，并將兩個數據顯示在外圍LED數碼管和發光二極管上，從而直觀地比較寫入和輸出的數據的正確性。FPGA下載芯片為Xilinx SPARTAN Ⅲ XC3S200。第四，用Agilent邏輯分析儀進行傳輸數據的采集，分析數據傳輸的時序，從而驗證電路設計的正確性。最后，論文對所取得的研究成果進行了總結，并展望了下一步的工作。
上傳時間： 2013-06-08
上傳用戶：再見大盤雞
頻率合成技術廣泛應用于通信、航空航天、儀器儀表等領域，目前，常用的頻率合成技術有直接頻率合成、鎖相頻率合成和直接數字頻率合成(DDS)等。其中DDS是一種新的頻率合成方法，是頻率合成的一次革命。全數字化的DDS技術由于具有頻率分辨率高、頻率切換速度快、相位噪聲低和頻率穩定度高等優點而成為現代頻率合成技術中的佼佼者。隨著數字集成電路、微電子技術和EDA技術的深入研究，DDS技術得到了飛速的發展。 DDS是把一系列數字量化形式的信號通過D/A轉換形成模擬量形式的信號的合成技術。主要是利用高速存儲器作查尋表，然后通過高速D/A轉換產生已經用數字形式存入的正弦波(或其它任意波形)。一個典型的DDS系統應包括以下三個部分：相位累加器可以時鐘的控制下完成相位的累加；相位一幅度碼轉換電路一般由ROM實現；D/A轉換電路，將數字形式的幅度碼轉換成模擬信號。 現場可編程門陣列(FPGA)設計靈活、速度快，在數字專用集成電路的設計中得到了廣泛的應用。本論文主要討論了如何利用FPGA來實現一個DDS系統，該DDS系統的硬件結構是以FPGA為核心實現的，使用Altera公司的Cyclone系列FPGA。 文章首先介紹了頻率合成器的發展，闡述了基于FPGA實現DDS技術的意義；然后介紹了DDS的基本理論；接著介紹了FPGA的基礎知識如結構特點、開發流程、使用工具等；隨后介紹了利用FPGA實現直接數字頻率合成(DDS)的原理、電路結構、優化方法等。重點介紹DDS技術在FPGA中的實現方法，給出了部分VHDL源程序。采用該方法設計的DDS系統可以很容易地嵌入到其他系統中而不用外接專用DDS芯片，具有高性能、高性價比，電路結構簡單等特點；接著對輸出信號頻譜進行了分析，特別是對信號的相位截斷誤差和幅度量化誤差進行了詳細的討論，由此得出了改善系統性能的幾種方法；最后給出硬件實物照片和測試結果，并對此作了一定的分析。
上傳時間： 2013-04-24
上傳用戶：yx007699
現場可編程門陣列(FPGA)是作為專用集成電路(ASIC)領域中的一種半定制電路而出現的,它結合了微電子技術、電路技術和EDA(Electronics Design Automation)技術。隨著它的廣泛應用和快速發展,使設計電路的規模和集成度不斷提高,同時也帶來了電子系統設計方法和設計思想的不斷推陳出新。 隨著數字電子技術的發展,數字信號處理的理論和技術廣泛的應用于通訊、語音處理、計算機和多媒體等領域。離散傅立葉變換(DFT)作為數字信號處理中的基本運算,發揮著重要作用。而快速傅里葉變換(FFT)算法的提出,使離散傅里葉變換的運算量減小了幾個數量級,使得數字信號處理的實現變得更加容易。FFT已經成為現代數字信號處理的核心技術之一,因此對FFT算法及其實現方法的研究具有很強的理論和現實意義。 本文主要研究如何利用FPGA實現FFT算法,研制具有自主知識產權的FFT信號處理器。該設計采用高效基-16算法實現了一種4096點FFT復數浮點運算處理器,其蝶形處理單元的基-16運算核采用兩級改進的基-4算法級聯實現,僅用8個實數乘法器就可實現基-16蝶形單元所需的8次復數乘法運算,在保持處理速度的優勢下,比傳統的基-16算法節省了75％的乘法器邏輯資源。 在重點研究處理器蝶形單元設計的基礎上,本文完成了整個FFT處理器電路的FPGA設計。首先基于對處理器功能和特點的分析,研究了FFT算法的選取和優化,并完成了處理器體系結構的設計；在此基礎上,以提高處理器處理速度和減小硬件資源消耗為重點研究了具體的實現方案,完成了1.2萬行RTL代碼編程,并在XILINX公司提供的ISE 9.1i集成開發環境中實現了處理器各個模塊的RTL設計：隨后,以XILINX Spartan-3系列FPGA芯片xc3S1000為硬件平臺,完成了整個FFT處理器的電路設計實現。 經過仿真驗證,本文所設計的FFT處理器芯片運行速度達到了100MHz,占用的FPGA門數為552806,電路的信噪比可以達到50dB以上,達到了高速高性能的設計要求。
上傳時間： 2013-04-24
上傳用戶：科學怪人
