雷達信號處理是雷達系統(tǒng)的重要組成部分。在數(shù)字信號處理技術飛速發(fā)展的今天，雷達信號處理中也普遍使用數(shù)字信號處理技術。而現(xiàn)場可編程門陣列(FPGA)在數(shù)字信號處理中的廣泛應用，使得FPGA在雷達信號處理中也占據(jù)了重要地位。 針對雷達信號處理的設計與實現(xiàn)，本文在以下兩個方面展開研究： 一方面以線性調頻信號(LFM)為例，分別對幾種基本的雷達信號處理，如正交相干檢波、脈沖壓縮、動目標顯示(MTI)/動目標檢測(MTD)和恒虛警(CFAR)詳細地闡述了其原理，在此基礎上給出了其經(jīng)常采用的實現(xiàn)方法，并在MATLAB環(huán)境中對各個環(huán)節(jié)進行了參數(shù)化仿真，詳盡地給出了各環(huán)節(jié)的仿真波形圖。針對仿真結果，直觀形象地說明了不同實現(xiàn)方法的優(yōu)劣。 另一方面結合MATLAB仿真結果，給出利用FPGA實現(xiàn)雷達信號處理的方案。在Xilinx ISE6.3i軟件集成環(huán)境下，通過對Xilinx提供的IP核的調用，并與VHDL語言相結合，完成雷達信號處理的FPGA實現(xiàn)。
標簽： FPGA 雷達信號 處理系統(tǒng)
上傳時間： 2013-06-08
上傳用戶：qweqweqwe
國外信號完整性的經(jīng)典之作，中文譯本 本書全面論述了信號完警性問題，主要講述了信號完整性和物理設概念，帶寬、電感和特性阻抗的實質含義，電阻、電容、電感和阻擾的相關分析，解決信號完整性問題的四個實用技術手段，物理互連世計對信號完格性的影響，數(shù)學推導背后隱藏的解決方案，以及改進信號完整推薦的設計準則等。該書與其他大多數(shù)同類書籍相比更強調直觀理解、實用工具和工程實踐，它以入門式的切入方式，使得讀者很容易認識到物理互連影響電氣性能的實質，從而可以盡快掌握信號完整性設計技術。本書作者以實踐專家的視角指出了造成信號完整性問題的根源，特別給出了在設計前期階段的問題解決方案，這是面向電子工業(yè)界的設技工程師和產(chǎn)品負責人的一本具有實用價值的參考書，其目的在于幫助也們在信號完整性問題出現(xiàn)之前能提前發(fā)現(xiàn)并及早加以解決，同時也可作為相關專業(yè)水本科生及研究生的教學指導用書
上傳時間： 2013-04-24
上傳用戶：bangbangbang
雷達信號處理是雷達系統(tǒng)的重要組成部分。在數(shù)字信號處理技術飛速發(fā)展的今天，雷達信號處理中也普遍使用數(shù)字信號處理技術。而現(xiàn)場可編程門陣列（FPGA）在數(shù)字信號處理中的廣泛應用，使得FPGA在雷達信號處理中也占據(jù)了重要地位。 針對脈壓雷達信號處理的FPGA實現(xiàn)，本文在以下幾個方面展開研究： 首先對幾種主要的脈沖壓縮信號進行了詳細的分析，得出了各種信號的特點及其處理方式；并比較了各種方式的優(yōu)缺點。 其次對幾種基本的雷達信號處理如脈沖壓縮、動目標檢測（MTD）、恒虛警（CFAR）等詳細地闡述了其原理；列舉了各種信號處理經(jīng)常采用的實現(xiàn)方法，對各種方法進行了比較研究；并針對線性調頻信號在MATLAB環(huán)境中對雷達回波信號處理進行仿真。 接下來，在Xilinx ISE6.3i軟件集成環(huán)境下，通過對Xilinx提供的免費IP核的調用，并與VHDL語言相結合，進行雷達信號處理的FPGA實現(xiàn)。
標簽： FPGA 雷達信號處理 系統(tǒng)設計
上傳時間： 2013-06-24
上傳用戶：lingzhichao
當前，在系統(tǒng)級互連設計中高速串行I/O技術迅速取代傳統(tǒng)的并行I/O技術正成為業(yè)界趨勢。人們已經(jīng)意識到串行I/O“潮流”是不可避免的，因為在高于1Gbps的速度下，并行I/O方案已經(jīng)達到了物理極限，不能再提供可靠和經(jīng)濟的信號同步方法。基于串行I/O的設計帶來許多傳統(tǒng)并行方法所無法提供的優(yōu)點，包括：更少的器件引腳、更低的電路板空間要求、減少印刷電路板（PCB）層數(shù)、PCB布局布線更容易、接頭更小、EMI更少，而且抵抗噪聲的能力也更好。高速串行I/O技術正被越來越廣泛地應用于各種系統(tǒng)設計中，包括PC、消費電子、海量存儲、服務器、通信網(wǎng)絡、工業(yè)計算和控制、測試設備等。迄今業(yè)界已經(jīng)發(fā)展出了多種串行系統(tǒng)接口標準，如PCI Express、串行RapidIO、InfiniBand、千兆以太網(wǎng)、10G以太網(wǎng)XAUI、串行ATA等等。 Aurora協(xié)議是為私有上層協(xié)議或標準上層協(xié)議提供透明接口的串行互連協(xié)議，它允許任何數(shù)據(jù)分組通過Aurora協(xié)議封裝并在芯片間、電路板間甚至機箱間傳輸。Aurora鏈路層協(xié)議在物理層采用千兆位串行技術，每物理通道的傳輸波特率可從622Mbps擴展到3.125Gbps。Aurora還可將1至16個物理通道綁定在一起形成一個虛擬鏈路。16個通道綁定而成的虛擬鏈路可提供50Gbps的傳輸波特率和最大40Gbps的全雙工數(shù)據(jù)傳輸速率。Aurora可優(yōu)化支持范圍廣泛的應用，如太位級路由器和交換機、遠程接入交換機、HDTV廣播系統(tǒng)、分布式服務器和存儲子系統(tǒng)等需要極高數(shù)據(jù)傳輸速率的應用。 傳統(tǒng)的標準背板如VME總線和CompactPCI總線都是采用并行總線方式。然而對帶寬需求的不斷增加使新興的高速串行總線背板正在逐漸取代傳統(tǒng)的并行總線背板。現(xiàn)在，高速串行背板速率普遍從622Mbps到3.125Gbps，甚至超過10Gbps。AdvancedTCA（先進電信計算架構）正是在這種背景下作為新一代的標準背板平臺被提出并得到快速的發(fā)展。它由PCI工業(yè)計算機制造商協(xié)會（PICMG）開發(fā)，其主要目的是定義一種開放的通信和計算架構，使它們能被方便而迅速地集成，滿足高性能系統(tǒng)業(yè)務的要求。ATCA作為標準串行總線結構，支持高速互聯(lián)、不同背板拓撲、高信號密度、標準機械與電氣特性、足夠步線長度等特性，滿足當前和未來高系統(tǒng)帶寬的要求。 采用FPGA設計高速串行接口將為設計帶來巨大的靈活性和可擴展能力。Xilinx Virtex-IIPro系列FPGA芯片內置了最多24個RocketIO收發(fā)器，提供從622Mbps到3.125Gbps的數(shù)據(jù)速率并支持所有新興的高速串行I/O接口標準。結合其強大的邏輯處理能力、豐富的IP核心支持和內置PowerPC處理器，為企業(yè)從并行連接向串行連接的過渡提供了一個理想的連接平臺。 本文論述了采用Xilinx Virtex-IIPro FPGA設計傳輸速率為2.5Gbps的高速串行背板接口，該背板接口完全符合PICMG3.0規(guī)范。本文對串行高速通道技術的發(fā)展背景、現(xiàn)狀及應用進行了簡要的介紹和分析，詳細分析了所涉及到的主要技術包括線路編解碼、控制字符、逗點檢測、擾碼、時鐘校正、通道綁定、預加重等。同時對AdvancedTCA規(guī)范以及Aurora鏈路層協(xié)議進行了分析， 并在此基礎上給出了FPGA的設計方法。最后介紹了基于Virtex-IIPro FPGA的ATCA接口板和MultiBERT設計工具，可在標準ATCA機框內完成單通道速率為2.5Gbps的全網(wǎng)格互聯(lián)。
上傳時間： 2013-05-29
上傳用戶：frank1234
隨著移動終端、多媒體、Internet網(wǎng)絡、通信，圖像掃描技術的發(fā)展，以及人們對圖象分辨率，質量要求的不斷提高，用軟件壓縮難以達到實時性要求，而且會帶來因傳輸大量原始圖象數(shù)據(jù)帶來的帶寬要求，因此采用硬件實現(xiàn)圖象壓縮已成為一種必然趨勢。而熵編碼單元作為圖像變換，量化后的處理環(huán)節(jié)，是圖像壓縮中必不可少的部分。研究熵編解碼器的硬件實現(xiàn)，具有廣闊的應用背景。本文以星載視頻圖像壓縮的硬件實現(xiàn)項目為背景，對熵編碼器和解碼器的硬件實現(xiàn)進行探討，給出了并行熵編碼和解碼器的實現(xiàn)方案。熵編解碼器中的難點是huffman編解碼器的實現(xiàn)。在設計并行huffman編碼方案時通過改善Huffman編碼器中變長碼流向定長碼流轉換時的控制邏輯,避免了因數(shù)據(jù)處理不及時造成數(shù)據(jù)丟失的可能性，從而保證了編碼的正確性。而在實現(xiàn)并行的huffman解碼器時，解碼算法充分利用了規(guī)則化碼書帶來的碼字的單調性，及在特定長度碼字集內碼字變化的連續(xù)性，將并行解碼由模式匹配轉換為算術運算，提高了存儲器的利用率、系統(tǒng)的解碼效率和速度。在實現(xiàn)并行huffman編碼的基礎上，結合針對DC子帶的預測編碼，針對直流子帶的游程編碼，能夠對圖像壓縮系統(tǒng)中經(jīng)過DWT變換，量化，掃描后的數(shù)據(jù)進行正確的編碼。同時，在并行huffman解碼基礎上的熵解碼器也可以解碼出正確的數(shù)據(jù)提供給解碼系統(tǒng)的后續(xù)反量化模塊，進一步處理。在本文介紹的設計方案中，按照自頂向下的設計方法，對星載圖像壓縮系統(tǒng)中的熵編解碼器進行分析，進而進行邏輯功能分割及模塊劃分，然后分別實現(xiàn)各子模塊，并最終完成整個系統(tǒng)。在設計過程中，用高級硬件描述語言verilogHDL進行RTL級描述。利用了Altera公司的QuartusII開發(fā)平臺進行設計輸入、編譯、仿真，同時還采用modelsim仿真工具和symplicity的綜合工具，驗證了設計的正確性。通過系統(tǒng)波形仿真和下板驗證熵編碼器最高頻率可以達到127M，在62.5M的情況下工作正常。而熵解碼器也可正常工作在62.5M，吞吐量可達到2500Mbps，也能滿足性能要求。仿真驗證的結果表明：設計能夠滿足性能要求，并具有一定的使用價值。
上傳時間： 2013-05-19
上傳用戶：吳之波123
超聲波電機(Ultrasonic motors，簡稱USM)是一種全新原理的直接驅動電機，它利用壓電陶瓷逆壓電效應激發(fā)的超聲振動作為驅動力，通過定轉子間的摩擦力來驅動轉子運動。與傳統(tǒng)的電磁電機相比，它具有低速大轉矩、無電磁干擾、動作響應快、運行無噪聲、無輸入自鎖等卓越特性，在非連續(xù)運動領域、精密控制領域比傳統(tǒng)的電磁電機性能優(yōu)越得多。超聲波電機在工業(yè)控制系統(tǒng)、汽車專用電器、精密儀器儀表、辦公自動化設備、智能機器人等領域有廣闊的應用前景，近年來倍受科技界和工業(yè)界的重視，成為當前機電控制領域的一個研究熱點。 本文主要以行波型超聲波電機的驅動控制技術為研究對象，引入嵌入式系統(tǒng)理念，設計并制作了超聲波電機的驅動控制系統(tǒng)，并對超聲波電機的速度與定位控制做了深入的研究。本文主要研究內容及成果如下： 介紹了超聲波電機的工作原理、特點及其應用前景，總結了國內外超聲波電機驅動控制技術的發(fā)展歷史和研究現(xiàn)狀，以及今后我國超聲波電機驅動控制技術的發(fā)展方向，明確了本文的研究內容。 結合嵌入式系統(tǒng)特點及其開發(fā)方法，詳細介紹了超聲波電機嵌入式驅動控制系統(tǒng)的硬件和軟件設計過程，并總結了硬件、軟件的調試過程。最后，對所設計系統(tǒng)性能進行了實驗測試和數(shù)據(jù)分析。 采用DDS技術解決超聲波電機所需要的高頻驅動電源和數(shù)字控制的問題。本文設計的以ARM控制器為核心，頻率、相位、幅值均可調的雙通道信號發(fā)生器，具有頻率和相位差控制精度高的特點。 本文介紹了速度與位置的常用控制策略。設計并搭建了基于增量式PID的速度和基于模糊PID的位置控制系統(tǒng)。速度控制采用增量式PID調節(jié)，其控制策略簡單、易行，通過實驗選擇合適的參數(shù)能適應一般的控制精度要求。定位控制則采用模糊PID控制策略，該策略將模糊控制不需要精確的數(shù)學模型、收斂速度快的特點與PID簡單易行、能消除穩(wěn)態(tài)誤差的優(yōu)點相結合，改善了模糊控制器穩(wěn)態(tài)性能，使電機定位控制精度達到0.0880。
上傳時間： 2013-07-16
上傳用戶：wdq1111
減搖鰭是船舶與海洋工程中的一種重要系統(tǒng)，目前已在多種船舶中廣泛應用。減搖鰭對于提高船舶耐波性，增加船舶使用壽命，改善設備與人員的工作條件，提高艦艇的戰(zhàn)斗力具有重要作用。減小船舶橫搖是目前船舶運動控制領域的重要課題之一。本文以船舶減搖鰭系統(tǒng)作為研究對象，重點講述了基于ARM處理器的減搖鰭控制器的設計與實現(xiàn)方案。 減搖鰭系統(tǒng)目前大多采用基于力矩對抗原理的PID控制器。控制器的性能對船舶自然橫搖周期和無因次橫搖衰減系數(shù)有著很大的依賴關系。由于船舶橫搖運動的復雜性、非線性、時變性和海況的不確定性，經(jīng)典PID控制難以獲得滿意的控制效果。采用先進的控制策略是解決這一問題的有效方法。本論文將模糊控制與PID控制相結合，實現(xiàn)了無須精確的對象模型，只須將操作人員和專家長期實踐積累的經(jīng)驗知識用控制規(guī)則模型化，然后用模糊推理在線辨識對象特征參數(shù)，便可對PID參數(shù)實現(xiàn)自整定。另外，浪級調節(jié)器做為減搖鰭控制器的一個重要組成部分，本論文也對其設計進行了研究，提出了一種基于海浪譜估計的浪級調節(jié)器的設計方法，彌補了傳統(tǒng)浪級調節(jié)器不能充分利用海浪信息的不足。 目前大多數(shù)的減搖鰭控制器使用單片機作為主處理器或者以工控機為基礎開發(fā)而來的，前者集成度不高，穩(wěn)定性也不好，而后者成本較高。因此，本課題設計了一款新型的基于ARM處理器的減搖鰭控制器，解決了上述問題。該系統(tǒng)主要由硬件平臺和軟件平臺兩部分組成。硬件平臺主要包括基于飛利浦公司的LPC2214的控制器核心電路和輔助實現(xiàn)控制的驅動電路；軟件平臺主要是基于ARM的軟件，包括啟動代碼和應用程序。 研究結果表明：開發(fā)的嵌入式減搖鰭控制系統(tǒng)不僅具有集成度高、性價比高、性能優(yōu)越、抗干擾能力強、穩(wěn)定性好、實時性高等優(yōu)點。同時更能夠適應減搖鰭控制系統(tǒng)智能化的發(fā)展趨勢，所以該減搖鰭控制器具有很好的使用價值及意義。
上傳時間： 2013-07-10
上傳用戶：giser
比例-積分-微分（PID）是過程控制中最常用的一種控制算法。算法簡單而且容易理解，應用十分廣泛。但由于應用領域的不同，功能上差別很大，系統(tǒng)的控制要求及關心的控制對象也不相同。數(shù)字PID控制比連續(xù)PID控制更為優(yōu)越，因為計算機程序的靈活性，很容易克服連續(xù)PID控制中存在的問題，經(jīng)修正而得到更完善的數(shù)字PID算法。本文以三相全控整流橋阻性負載為實際電路，控制主電路電壓，旨在提出一種智能數(shù)字PID控制系統(tǒng)的設計思路，并給出了詳細的硬件設計及初步軟件設計思路。 PID控制系統(tǒng)采用高性能、低功耗的ARM微處理器S3C44BO作為核心處理單元，內部的10位ADC作為信號采集模塊，采用了矩陣鍵盤和640*480的液晶作為人機接口；串口作為通信模塊實現(xiàn)了上位機的監(jiān)控。采用芯片內部自帶的PWM模塊，輸出16M Hz PWM信號并經(jīng)過一階低通濾波器得到0～5V的控制信號用于觸發(fā)主電路控制器，實現(xiàn)PID整定。 軟件方面，分析和研究了uC/OSⅡ的內核源碼，實現(xiàn)了其在32位微處理器上的移植，作為管理各個子程序執(zhí)行的系統(tǒng)軟件。選用了圖形處理軟件uC/GUI用于完成LCD顯示及控制。PID算法采用了增量式數(shù)字PID算法，采用規(guī)一化算法進行參數(shù)選取。上位機部分采用了C＃語言進行編寫。另外，采用了RTC（Real Time Clock）作為系統(tǒng)時鐘，可以實現(xiàn)系統(tǒng)的定時運行、定時模式切換等。在上位機上也可以方便的控制程序的執(zhí)行，實現(xiàn)遠程監(jiān)控。 在論文的最后詳細的介紹了智能PID控制系統(tǒng)在三相全控橋主電路中的具體應用。總結了調試中遇到的問題，對今后工作中需要進一步改善和探索的地方進行了展望。
標簽： ARM PID 控制系統(tǒng)
上傳時間： 2013-08-01
上傳用戶：lvzhr
本文主要介紹了`加熱爐混合模糊控制的方案。該方案采用了“短周期”預測爐溫的模糊控制策略，將模糊控制和PID 控制結合在一起，利用協(xié)調因子的在線自整定來確定重油流量，實現(xiàn)了空燃比的自尋優(yōu)模糊控制。該系統(tǒng)
上傳時間： 2013-06-25
上傳用戶：牧羊人8920
在現(xiàn)代電網(wǎng)中，隨著超高壓、大容量、遠距離輸電線路的不斷增多，對電力系統(tǒng)的安全穩(wěn)定運行提出了更高、更嚴格的要求。距離保護作為線路保護的基本組成部分，其工作特性對電力系統(tǒng)的安全穩(wěn)定運行有著直接和重要的影響。為了適應現(xiàn)代超高壓電網(wǎng)穩(wěn)定運行的要求，微機保護裝置在硬件和軟件上都提出了越來越高的要求。 高速數(shù)字信號處理芯片（DSP）技術的發(fā)展，為開發(fā)一種速度快、處理能力強的微機保護系統(tǒng)奠定了基礎。在這樣的背景下，我們采用DSP芯片和ARM處理器，設計了一個并列式雙處理器微機保護系統(tǒng)。該系統(tǒng)采用一個DSP芯片負責控制數(shù)據(jù)采集、采樣數(shù)據(jù)處理，實現(xiàn)保護功能。ARM微處理器承擔人機接口管理，通過串行通信方式實現(xiàn)與DSP端口之間的數(shù)據(jù)通信，豐富的通訊接口，使得與上位機的通訊、下載程序定值靈活方便。新的微機保護裝置不斷推出，投入運行的微機保護裝置不允許用來進行試驗、培訓，該裝置還可作為試驗教學系統(tǒng)，供學生學習認識微機保護裝置的內部結構，并可自行設計保護算法、編制程序，通過上位機下載到實驗裝置，完成相應保護功能的測試。 本文實現(xiàn)了微機保護方案的整體軟硬件設計，內容包括DSP2812微處理器芯片，ARM7微處理器LPC2220芯片，開關量輸入／輸出電路、數(shù)據(jù)采集電路、通訊和網(wǎng)絡接口電路、人機界面的顯示板電路，文中對各部分電路的功能、特點以及器件的選擇、引腳連接進行了詳細介紹。系統(tǒng)采用模塊化設計，采用雙CPU并行處理模式，針對基于LPC2220微處理器的監(jiān)控管理系統(tǒng)，完成了最小系統(tǒng)設計，詳細完成了啟動電路的設計。 本文初步設計了人機操作界面，給出了軟件設計的流程圖，將實時操作系統(tǒng)μC/OS-Ⅱ與模塊化硬件設計相結合，共同構成一個可以重復利用的軟硬件數(shù)字系統(tǒng)平臺，除了可以最大限度地提高開發(fā)的效率、減少資源的浪費外，還可以通過長期對于該平臺的研究，逐步優(yōu)化平臺軟硬件資源，提高其性能，并滿足日益復雜的應用需求。
上傳時間： 2013-04-24
上傳用戶：superhand
