提出了一種基于CAN總線的分布式水下航行器控制器的設(shè)計(jì)方法，主要描述了其硬件總體設(shè)計(jì)方案和實(shí)現(xiàn)辦法。控制器作為分布式控制系統(tǒng)的一個(gè)節(jié)點(diǎn)，與其他節(jié)點(diǎn)之間以CAN總線連接并形成網(wǎng)絡(luò)，相互傳輸數(shù)據(jù)和控制命令，每個(gè)節(jié)點(diǎn)都有主控計(jì)算機(jī)，以實(shí)現(xiàn)計(jì)算任務(wù)的分散化。控制器以基于ARM架構(gòu)的MCU為控制計(jì)算機(jī)，搭載隔離模塊、CAN控制器和收發(fā)器、數(shù)據(jù)存儲(chǔ)模塊、I/O接口模塊、RS232模塊等電路。該控制器的特點(diǎn)是體積和功耗小，通訊功能強(qiáng)，可實(shí)現(xiàn)智能控制、數(shù)據(jù)采集處理，故障發(fā)現(xiàn)等控制功能。
標(biāo)簽： 總線 分布式 制器設(shè)計(jì)
上傳時(shí)間： 2014-12-29
上傳用戶：Huge_Brother
無論是自動(dòng)應(yīng)答機(jī)、護(hù)照/身份驗(yàn)證設(shè)備，或者是便利店內(nèi)的銷售點(diǎn)終端，都有一些重要信息，例如口令、個(gè)人身份識(shí)別號(hào)(PIN)、密鑰和專有加密算法等，需要特別保護(hù)以防失竊。金融服務(wù)領(lǐng)域采用了各種精細(xì)的策略和程序來保護(hù)硬件和軟件。因此，對(duì)于金融交易系統(tǒng)的設(shè)計(jì)者來講，在他設(shè)計(jì)一個(gè)每年要處理數(shù)十億美元業(yè)務(wù)的設(shè)備時(shí)，必將面臨嚴(yán)峻挑戰(zhàn)。為確保可信度，一個(gè)支付系統(tǒng)必須具有端到端的安全性。中央銀行的服務(wù)器通常放置在一個(gè)嚴(yán)格限制進(jìn)入的建筑物內(nèi)，周圍具有嚴(yán)密的保護(hù)，但是遠(yuǎn)端的支付終端位于公共場(chǎng)所，很容易遭受竊賊侵襲。盡管也可以將微控制器用保護(hù)外殼封閉起來，并附以防盜系統(tǒng)，一個(gè)有預(yù)謀的攻擊者仍然可以切斷電源后突破防盜系統(tǒng)。外殼可以被打開，如果將外殼與微控制器的入侵響應(yīng)加密邊界相聯(lián)結(jié)，對(duì)于安全信息來講就增加了一道保護(hù)屏障。為了實(shí)現(xiàn)真正的安全性，支付系統(tǒng)應(yīng)該將入侵響應(yīng)技術(shù)建立在芯片內(nèi)部，并使用可以信賴的運(yùn)算內(nèi)核。這樣，執(zhí)行運(yùn)算的芯片在發(fā)生入侵事件時(shí)就可以迅速刪除密鑰、程序和數(shù)據(jù)存儲(chǔ)器，實(shí)現(xiàn)對(duì)加密邊界的保護(hù)1。安全微控制器最有效的防護(hù)措施就是，在發(fā)現(xiàn)入侵時(shí)迅速擦除存儲(chǔ)器內(nèi)容。DS5250安全型高速微控制器就是一個(gè)很好的典范，它不僅可以擦除存儲(chǔ)器內(nèi)容，而且還是一個(gè)帶有SRAM程序和數(shù)據(jù)存儲(chǔ)器的廉價(jià)的嵌入式系統(tǒng)。物理存儲(chǔ)器的信心保證多數(shù)嵌入式系統(tǒng)采用的是通用計(jì)算機(jī)，而這些計(jì)算機(jī)在設(shè)計(jì)時(shí)考慮更多的是靈活性和調(diào)試的便利性。這些優(yōu)點(diǎn)常常又會(huì)因引入安全缺口而成為其缺陷2。竊賊的首個(gè)攻擊點(diǎn)通常是微控制器的物理存儲(chǔ)器，因此，對(duì)于支付終端來講，采用最好的存儲(chǔ)技術(shù)尤其顯得重要。利用唾手可得的邏輯分析儀，例如Hewlett-Packard的HP16500B，很容易監(jiān)視到地址和數(shù)據(jù)總線上的電信號(hào)，它可能會(huì)暴露存儲(chǔ)器的內(nèi)容和私有數(shù)據(jù)，例如密鑰。防止這種竊聽手段最重要的兩個(gè)對(duì)策是，在存儲(chǔ)器總線上采用強(qiáng)有力的加密措施，以及選擇在沒有電源時(shí)也能迅速擦除的存儲(chǔ)技術(shù)。有些嵌入式系統(tǒng)試圖采用帶內(nèi)部浮置柵存儲(chǔ)器(例如EPROM或閃存)的微控制器來獲得安全性。最佳的存儲(chǔ)技術(shù)應(yīng)該能夠擦除其內(nèi)容，防止泄密。但紫外可擦除的EPROM不能用電子手段去擦除，需要在紫外燈光下照射數(shù)分鐘才可擦除其內(nèi)容，這就增加了它的脆弱性。閃存或EEPROM要求處理器保持工作，并且電源電壓在規(guī)定的工作范圍之內(nèi)，方可成功完成擦除。浮置柵存儲(chǔ)技術(shù)對(duì)于安全性應(yīng)用來講是很壞的選擇，當(dāng)電源移走后，它們的狀態(tài)會(huì)無限期地保持，給竊賊以無限長(zhǎng)的時(shí)間來找尋敏感數(shù)據(jù)。更好的辦法是采用象SRAM這樣的存儲(chǔ)技術(shù)，當(dāng)電源被移走或入侵監(jiān)測(cè)電路被觸發(fā)時(shí)以下述動(dòng)作之一響應(yīng)：• 當(dāng)電源被移走后存儲(chǔ)器復(fù)零。• 入侵監(jiān)測(cè)電路在數(shù)納秒內(nèi)擦除內(nèi)部存儲(chǔ)器和密鑰。• 外部存儲(chǔ)器在應(yīng)用軟件的控制下以不足100ns的寫時(shí)間進(jìn)行擦除。
上傳時(shí)間： 2013-11-14
上傳用戶：dick_sh
提出了利用12c總線擴(kuò)展單片機(jī)的并行口的方法。對(duì)于不具有12C總線的單片機(jī)，可以利用其I／O口模擬來實(shí)現(xiàn)。
標(biāo)簽： I2C 總線 并行口擴(kuò)展 方面
上傳時(shí)間： 2013-10-16
上傳用戶：cursor
概要2 個(gè)對(duì)稱的600MHz 高性能Blackfin 內(nèi)核328K Bytes 片內(nèi)存儲(chǔ)器每個(gè) Blackfin 內(nèi)核包括:2 個(gè)16 位MAC，2 個(gè)40 位ALU，4 個(gè)8 位視頻ALU，以及1 個(gè)40 位移位器RISC 式寄存器和指令模型，編程簡(jiǎn)單，編譯環(huán)境友好先進(jìn)的調(diào)試、跟蹤和性能監(jiān)視內(nèi)核電壓 0.8V-1.2V，片內(nèi)調(diào)壓器可調(diào)兼容 3.3V 及2.5V I/O256 引腳Mini-BGA 和297 引腳PBGA 兩種封裝外設(shè)兩個(gè)并行輸入/輸出外圍接口單元，支持ITU-R 656 視頻數(shù)據(jù)格式，可與ADI 的模擬前端ADC 無縫連接2 個(gè)雙通道全雙工同步串行接口，支持8 個(gè)立體聲I2S 通道2 個(gè)16 通道DMA 控制器和1 個(gè)內(nèi)部存儲(chǔ)器DMA 控制器SPI 兼容端口12 個(gè)通用32-bit 定時(shí)/計(jì)數(shù)器，支持PWMSPI 兼容端口支持 IrDA 的UART2 個(gè)“看門狗”定時(shí)器48 個(gè)可編程標(biāo)志引腳1x-63x 倍頻的片內(nèi)PLL
標(biāo)簽： Blackfin 嵌入式 對(duì)稱性 多處理器
上傳時(shí)間： 2013-11-06
上傳用戶：YUANQINHUI
用MDK 生成bin 文件1用MDK 生成bin 文件Embest 徐良平在RV MDK 中，默認(rèn)情況下生成*.hex 的可執(zhí)行文件，但是當(dāng)我們要生成*.bin 的可執(zhí)行文件時(shí)怎么辦呢？答案是可以使用RVCT 的fromelf.exe 工具進(jìn)行轉(zhuǎn)換。也就是說首先將源文件編譯鏈接成*.axf 的文件，然后使用fromelf.exe 工具將*.axf 格式的文件轉(zhuǎn)換成*.bin格式的文件。下面將具體說明這個(gè)操作步驟：1. 打開Axf_To_Bin 文件中的Axf_To_Bin.uv2 工程文件；2. 打開Options for Target ‘Axf_To_Bin’對(duì)話框，選擇User 標(biāo)簽頁(yè)；3. 構(gòu)選Run User Programs After Build/Rebuild 框中的Run #1 多選框，在后邊的文本框中輸入C:\Keil\ARM\BIN31\fromelf.exe --bin -o ./output/Axf_To_Bin.bin ./output/Axf_To_Bin.axf 命令行；4. 重新編譯文件，在./output/文件夾下生成了Axf_To_Bin.bin 文件。在上面的步驟中，有幾點(diǎn)值得注意的是：1. C:\Keil\ARM\BIN31\表示RV MDK 的安裝目錄；2. fromelf.exe 命令的具體語法格式如下：命令的格式為：fromelf [options] input_file命令選項(xiàng)如下：--help 顯示幫助信息--vsn 顯示版本信息--output file 輸出文件(默認(rèn)的輸出為文本格式)--nodebug 在生成的映象中不包含調(diào)試信息--nolinkview 在生成的映象中不包含段的信息二進(jìn)制輸出格式：--bin 生成Plain Binary 格式的文件--m32 生成Motorola 32 位十六進(jìn)制格式的文件--i32 生成Intel 32 位十六進(jìn)制格式的文件--vhx 面向字節(jié)的位十六進(jìn)制格式的文件t--base addr 設(shè)置m32，i32 格式文件的基地址--text 顯示文本信息文本信息的標(biāo)志-v 打印詳細(xì)信息-a 打印數(shù)據(jù)地址(針對(duì)帶調(diào)試信息的映象)-d 打印數(shù)據(jù)段的內(nèi)容-e 打印表達(dá)式表print exception tables-f 打印消除虛函數(shù)的信息-g 打印調(diào)試表print debug tables-r 打印重定位信息-s 打印字符表-t 打印字符串表-y 打印動(dòng)態(tài)段的內(nèi)容-z 打印代碼和數(shù)據(jù)大小的信息
標(biāo)簽： MDK bin 可執(zhí)行文件
上傳時(shí)間： 2013-12-17
上傳用戶：AbuGe
提出一種在接收端結(jié)合最大比合并的發(fā)送天線選擇新算法。該算法中，發(fā)送端從N個(gè)可用天線中選擇信道增益最佳的L個(gè)天線，而接收端不進(jìn)行天線選擇并進(jìn)行最大比合并(MRC)。并對(duì)該算法在準(zhǔn)靜態(tài)瑞利衰落信道的成對(duì)差錯(cuò)(PEP)性能進(jìn)行了深入地分析。理論分析和仿真試驗(yàn)證明。盡管發(fā)送端天線選擇對(duì)MIMO系統(tǒng)的分級(jí)階數(shù)會(huì)造成一定程度的損傷，但同不進(jìn)行天線選擇O‘M)相比，應(yīng)用該算法仍能獲得較大的分級(jí)增益，并能明顯提高相同頻譜效率和相同分集階效條件下空時(shí)碼的性能。
上傳時(shí)間： 2013-10-11
上傳用戶：a296386173
電子發(fā)燒友訊： 飛思卡爾是全球嵌入式處理解決方案、高級(jí)汽車電子、消費(fèi)電子、工業(yè)控制和網(wǎng)絡(luò)市場(chǎng)的領(lǐng)導(dǎo)者。從微處理器和微控制器到傳感器、模擬集成電路(IC)和連接，我們的技術(shù)為創(chuàng)新奠定基礎(chǔ)，構(gòu)建更加環(huán)保、安全、健康和互連的世界 MC9S12XHY系列是飛思卡爾公司的經(jīng)過優(yōu)化的，汽車16位微控制器產(chǎn)品系列，具有低成本，高性能的特點(diǎn)。該系列是聯(lián)接低端16位微控制器(如：MC9S12HY系列)，和高性能32位解決方案的橋梁。MC9S12XHY系列定位于低端汽車儀器群集應(yīng)用，它包括支持CAN和LIN/J2602通信，并傳送典型的群集請(qǐng)求，如步進(jìn)失速檢測(cè)(SSD)和LCD驅(qū)動(dòng)器的步進(jìn)電機(jī)控制。 MC9S12XHY系列具有16位微控制器的所有優(yōu)點(diǎn)和效率，同時(shí)又保持了飛思卡爾公司現(xiàn)有的8位和16位MCU系列的優(yōu)勢(shì)，即低成本、低功耗、EMC和代碼尺寸效率等優(yōu)點(diǎn)。與MC9S12HY系列相同，MC9S12XHY系列可以運(yùn)行16位寬的訪問，而不會(huì)出現(xiàn)外設(shè)和存儲(chǔ)器的等待狀態(tài)。MC9S12XHY系列為100引腳LQFP和112引腳LQFP封裝，旨在最大限度地與100LQFP，MC9S12HY系列兼容。除了每個(gè)模塊具有I/O端口外，還可提供更多的，具有中斷功能的I/O端口，具有從停止或等待模式喚醒功能。 圖1 MC9S12XHY系列方框圖截圖
上傳時(shí)間： 2014-12-31
上傳用戶：66666
u C / O S 是一種公開源代碼、結(jié)構(gòu)小巧、具有可剝奪實(shí)時(shí)內(nèi)核的實(shí)時(shí)操作系統(tǒng)，主要用于嵌入式應(yīng)用設(shè)計(jì)，本內(nèi)容主要包含了多任務(wù)操作系統(tǒng)的源代碼
標(biāo)簽： uCOSII 多任務(wù)操作系統(tǒng) 代碼
上傳時(shí)間： 2013-10-13
上傳用戶：sun_pro12580
Xilinx UltraScale™ 架構(gòu)針對(duì)要求最嚴(yán)苛的應(yīng)用，提供了前所未有的ASIC級(jí)的系統(tǒng)級(jí)集成和容量。 UltraScale架構(gòu)是業(yè)界首次在All Programmable架構(gòu)中應(yīng)用最先進(jìn)的ASIC架構(gòu)優(yōu)化。該架構(gòu)能從20nm平面FET結(jié)構(gòu)擴(kuò)展至16nm鰭式FET晶體管技術(shù)甚至更高的技術(shù)，同 時(shí)還能從單芯片擴(kuò)展到3D IC。借助Xilinx Vivado®設(shè)計(jì)套件的分析型協(xié)同優(yōu)化，UltraScale架構(gòu)可以提供海量數(shù)據(jù)的路由功能，同時(shí)還能智能地解決先進(jìn)工藝節(jié)點(diǎn)上的頭號(hào)系統(tǒng)性能瓶頸。 這種協(xié)同設(shè)計(jì)可以在不降低性能的前提下達(dá)到實(shí)現(xiàn)超過90%的利用率。 UltraScale架構(gòu)的突破包括： • 幾乎可以在晶片的任何位置戰(zhàn)略性地布置類似于ASIC的系統(tǒng)時(shí)鐘，從而將時(shí)鐘歪斜降低達(dá)50% • 系統(tǒng)架構(gòu)中有大量并行總線，無需再使用會(huì)造成時(shí)延的流水線，從而可提高系統(tǒng)速度和容量 • 甚至在要求資源利用率達(dá)到90%及以上的系統(tǒng)中，也能消除潛在的時(shí)序收斂問題和互連瓶頸 • 可憑借3D IC集成能力構(gòu)建更大型器件，并在工藝技術(shù)方面領(lǐng)先當(dāng)前行業(yè)標(biāo)準(zhǔn)整整一代 • 能在更低的系統(tǒng)功耗預(yù)算范圍內(nèi)顯著提高系統(tǒng)性能，包括多Gb串行收發(fā)器、I/O以及存儲(chǔ)器帶寬 • 顯著增強(qiáng)DSP與包處理性能 賽靈思UltraScale架構(gòu)為超大容量解決方案設(shè)計(jì)人員開啟了一個(gè)全新的領(lǐng)域。
標(biāo)簽： UltraScale Xilinx 架構(gòu)
上傳時(shí)間： 2013-12-23
上傳用戶：小儒尼尼奧
可編程邏輯器件（PLD）是嵌入式工業(yè)設(shè)計(jì)的關(guān)鍵元器件。在工業(yè)設(shè)計(jì)中，PLD已經(jīng)從提供簡(jiǎn)單的膠合邏輯發(fā)展到使用FPGA作為協(xié)處理器。該技術(shù)在通信、電機(jī)控制、I/O模塊以及圖像處理等應(yīng)用中支持 I/O 擴(kuò)展，替代基本的微控制器 （MCU） 或者數(shù)字信號(hào)處理器 （DSP）。 隨著系統(tǒng)復(fù)雜度的提高，F(xiàn)PGA還能夠集成整個(gè)芯片系統(tǒng)（SoC），與分立的 MCU、DSP、ASSP，以及 ASIC解決方案相比，大幅度降低了成本。不論是用作協(xié)處理器還是SoC，Altera FPGA在您的工業(yè)應(yīng)用中都具有以下優(yōu)點(diǎn)： 1. 設(shè)計(jì)集成——使用FPGA作為協(xié)處理器或者SoC，在一個(gè)器件平臺(tái)上集成 IP和軟件堆棧，從而降低成本。 2. 可重新編程能力——在一個(gè)公共開發(fā)平臺(tái)的一片 FPGA中，使工業(yè)設(shè)計(jì)能夠適應(yīng)協(xié)議、IP以及新硬件功能的發(fā)展變化。 3. 性能調(diào)整——通過FPGA中的嵌入式處理器、定制指令和IP模塊，增強(qiáng)性能，滿足系統(tǒng)要求。 4. 過時(shí)保護(hù)——較長(zhǎng)的 FPGA 產(chǎn)品生命周期，通過 FPGA 新系列的器件移植，延長(zhǎng)工業(yè)產(chǎn)品的生命周期，保護(hù)硬件不會(huì)過時(shí)。 5. 熟悉的工具——使用熟悉的、功能強(qiáng)大的集成工具，簡(jiǎn)化設(shè)計(jì)和軟件開發(fā)、IP集成以及調(diào)試。
標(biāo)簽： FPGA 工業(yè)應(yīng)用
上傳時(shí)間： 2013-11-18
上傳用戶：tb_6877751
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
