隨著ASIC設計規模的增長，功能驗證已成為整個開發周期的瓶頸。傳統的基于軟件模擬和硬件仿真的邏輯驗證方法已難以滿足應用的要求，基于FPGA組的原型驗證方法能有效縮短系統的開發周期，可提供更快更全面的驗證。由于FPGA芯片容量的增加跟不上ASIC設計規模的增長，單芯片已無法容納整個設計，所以常常需要對設計進行邏輯分割，將子邏輯塊映射到FPGA陣列中。 本文對邏輯驗證系統的可配置互連結構和ASIC邏輯分割算法進行了深入的研究，提出了FPGA陣列的非對稱可配置互連結構。與現有的對稱互連結構相比，該結構能提供更多的互連通道，可實現對I/O數量、電平類型和互連路徑的靈活配置。 本文對邏輯分割算法進行了較深入的研究。針對現有的兩類分割算法存在的不足，提出并實現了基于設計模塊的邏輯分割算法，該算法有三個重要特征：1)基于設計代碼；2)以模塊作為邏輯分割的最小單位；3)使用模塊資源信息指導邏輯分割過程，避免了設計分割過程的盲目性，簡化了邏輯分割過程。 本文還對并行邏輯分割方法進行了研究，提出了兩種基于不同任務分配策略的并行分割算法，并對其進行了模擬和性能分析；驗證了采用并行方案對ASIC邏輯進行分割和映射的可行性。 最后基于改進的芯片互連結構，使用原型系統驗證方法對某一大規模ASIC設計進行了邏輯分割和功能驗證。實驗結果表明，使用改進后的FPGA陣列互連結構可以更方便和快捷地實現ASIC設計的分割和驗證，不但能顯著提高芯片間互連路徑的利用率，而且能給邏輯分割乃至整個驗證過程提供更好的支持，滿足現在和將來大規模ASIC邏輯驗證的需求。
上傳時間： 2013-06-12
上傳用戶：極客
相位激光測距是一種高精度的距離測量技術，隨著電子器件和信號處理技術的發展，這種測距技術在軍用和民用領域必將得到更為廣泛的研究和應用。本文介紹了一種基于FPGA嵌入式技術的相位激光測距系統，該系統采用先進的FPGA技術，實現了調制信號產生、信息控制與處理三個模塊的整合，解決了傳統相位激光測距所難以克服的弱點。 文中闡述了激光測距和調制信號源的基本原理，分析了影響測距精度的因素，指出應用DDS技術可以實現寬帶、高精度的調制信號輸出，說明了引起DDS輸出信號雜散的原因和解決的辦法。分析了應用FFT運算實現信號相位提取的基本原理及設計方法，采用這種檢相技術，可以極大地提高測相精度與靈敏度。提出了基于FPGA嵌入式系統的相位式激光測距機的整體設計，并就各部分進行了詳細的分析與設計。介紹了激光測距系統的外圍電路和基于QuartusⅡ集成軟件平臺的部分硬件電路的設計，并對其中的設計進行了仿真和驗證，總結提出了對系統今后的進一步改進和完善的思路。
上傳時間： 2013-06-28
上傳用戶：cc111
本文研究了在復雜背景下紅外圖像的背景和噪聲抑制算法，并且完成了硬件實現，主要包括以下內容： 1.通過對實際紅外圖像的背景和噪聲特性的研究分析，設計改進了一種基于加權廣義次序統計濾波器的背景抑制的算法。紅外圖像的噪聲通常為脈沖噪聲，具有高頻特性；而紅外圖像的背景變換比較緩慢，其頻譜成分多集中在低頻區域，所以本文在對圖像特性分析的基礎上，設計改進了基于加權廣義次序統計濾波器的背景抑制的算法。在對采集的起伏背景紅外圖像進行背景抑制后，用全局門限可以有效的分割出目標信息，輸出包含目標信息的二值化圖像，為后續處理提供數據。但是出于更復雜背景條件下算法有效性的目的，深入討論了局部自適應門限分割算法的設計。 2.在實時信號處理系統中，底層的圖像預處理算法目前難以用軟件實現；但是其運算結構相對比較簡單，適于用FPGA進行硬件實現。本文對算法的FPGA設計作了較為深入地研究，同時介紹了算法的VHDL實現，利用模塊化的優點對算法分模塊設計，對各個模塊的實現作了詳細介紹。 3.完成了紅外成像制導系統的預處理部分硬件電路設計，對FPGA中預處理算法的處理結果進行了驗證。通過算法在硬件上的實現，證明了算法的有效性。
上傳時間： 2013-07-02
上傳用戶：釣鰲牧馬
隨著國民經濟的飛速發展，傳統的電機已無法滿足當前工程的要求，其作用也由過去簡單的起停控制、提供動力上升到要求對其速度、位置、轉矩等進行精確的控制，并能實現快速加速、減速、反轉以及準確停止等，使被驅動的機械運動符合于集的要求。在集成電路、現代電子技術及控制理論飛速發展的今天，電機控制技術也得到了飛快的發展，電機控制器也由模擬分立元件構成的電路向數模混合、全數字方向發展。本論文主要研究了FPGA芯片在電機控制器中的應用。 論文首先對無刷直流電機系統進行了綜合性論述。對系統的組成、及系統中主要部分：如位置傳感器、逆變器和功率器件、供電直流電源進行了較詳細的說明；并且提出了與本研究相關的控制機理和實施方案。 其次，論文對FPGA芯片的特點及配置電路、以及以FPGA-FLEX10K10為核心的控制器電路的組成進行了較詳細的論述；同時對超高速集成電路硬件描述語言(VHDL)的特點和應用進行了研究；并提出了應用FPGA芯片對電機速度進行控制的系統構成及工作原理。 論文還對FPGA芯片與DSP芯片共同完成電機控制的方案進行了論述，利用ALTERA公司的FPGA芯片完成了電機控制器的設計、制造和調試，并在此基礎上分析研究了利用此控制器對無刷直流電機進行調速控制的方法；兩種控制器共同工作，組合方便、功能強大，適合在高精度、高效、寬變速控制的應用場合下，可對電機實現精度更高、策略更復雜的控制。 論文最后還對在具體產品中的應用效果及行了簡單分析。
上傳時間： 2013-08-04
上傳用戶：小鵬
甚短距離傳輸(VSR)是一種用于短距離(約300 m～600m)內進行數據傳輸的光傳輸技術.它主要應用于網絡中的交換機、核心路由器(CR)、光交叉連接設備(OXC)、分插復用器(ADM)和波分復用(WDM)終端等不同層次設備之間的互連,具有構建方便、性能穩定和成本低等優點,是光通信技術發展的一個全新領域,逐漸成為國際通用的標準技術,成為全光網的一個重要組成部分. 本文深入研究了VSR并行光傳輸系統,完成了VSR技術的核心部分--轉換器子系統的設計與實現,使用現場可編程陣列FPGA(Field Programmable GateArray)來完成轉換器電路的設計和功能實現.深入研究現有VSR4-1.0和VSR4-3.0兩種并行傳輸標準,在其技術原理的基礎上,提出新的VSR并行方案,提高了多模光纖帶的信道利用率,充分利用系統總吞吐量大的優勢,為將來向更高速率升級提供了依據.根據萬兆以太網的技術特點和傳輸要求,提出并設計了用VSR技術實現局域和廣域萬兆以太網在較短距離上的高速互連的系統方案,成功地將VSR技術移植到萬兆以太網上,實現低成本、構建方便和性能穩定的高速短距離傳輸. 本文所有的設計均在Altera Stratix GX系列FPGA的EP1SGX25F1020C7上實現,采用Altera的Quartus Ⅱ開發工具和 Verilog HDL硬件描述語言完成了VSR4-1.0轉換器集成電路和萬兆以太網的SERDES的設計和仿真,并給出了各模塊的電路結構和仿真結果.仿真的結果表明,所有的設計均能正確的實現各自的功能,完全能夠滿足10Gb/s高速并行傳輸系統的要求.
上傳時間： 2013-07-14
上傳用戶：han0097
碼分多址(CDMA)通信方式以其特有的抗干擾性、多址能力和多徑分集能力，而成為第三代移動通信系統的主要技術。其中Rake接收技術是CDMA系統中的一項關鍵技術。隨著通信技術的迅猛發展，Rake接收技術以其有效的抗衰落的能力一直是人們研究的熱點。人們不斷的對傳統的Rake接收機進行改進，獲得性能更佳的Rake接收機。FPGA技術的快速發展，也很大的改變了傳統的數字系統設計的方法。FPGA以其龐大的規模、開發過程投資小、開發周期短、保密性好等優點，為人們對Rake接收機的研究提供了方便。 本文旨在設計一種功耗低、硬件實現相對簡單的Rake接收機結構。首先，本文介紹了Rake接收的相關理論，對Rake技術的抗衰落性能進行了分析，然后，對各種Rake接收機進行了比較，最終提出了一種靈活配置的Rake接收機的改進方案，該方案采用了不同的緩沖器結構，能夠更多的節約硬件資源，整個接收機的功耗更低。最后利用VerilogHDL語言對其中的主要模塊進行編程設計，并在Xilinx公司的集成開發工具ISE6.1中進行仿真，仿真平臺為Spartan-3系列中的XC3S1000芯片。仿真結果表明了所設計模塊的正確性。所設計模塊具有良好的可移植性，能夠被相關的系統調用，本文所做工作有一定的實際意義。
上傳時間： 2013-06-21
上傳用戶：gaorxchina
本文將電路接口技術與硬件可編程技術相結合，提出了用可編程芯片來控制IDE硬盤進行高速數據記錄，能夠滿足機載數據記錄設備重量輕、容量大、速度快的要求。 論文對硬盤ATA接口標準進行了研究，對VHDL語言、現場可編程門陣列器件(FPGA)實現硬件電路的原理和方法進行了深入分析，在此基礎上完成了基于FPGA的數據記錄控制器的設計。文中選擇了具有低功耗、低成本、高性能的FPGA芯片(型號為CycloneEP1C3T144C8)，將各功能模塊級聯成系統在該芯片上完成了控制器系統級的設計與仿真驗證，驗證結果表明了用FPGA實現高速數據記錄控制器的可行性。所設計的VHDL代碼經QuartusⅡ綜合、布局布線、管腳分配后，在FPGA內部可以達到104.46Mhz的電路工作速度，FPGA與硬盤之間采用ATA接口的UltraDMA模式2傳輸方式，可以達到33.3MByte/s的突發數據傳輸率。文中對所用到的FPGA設計技術給予了詳細說明，對各功能模塊的設計給予了詳細闡述，對關鍵設計給出了VHDL源代碼，還討論了FPGA設計中時序約束的作用，給出了本文所做時序約束的方法。 本文中所論述的工作對以后機載數據記錄系統的設計具有重要的鋪墊作用。文中在總結所做工作的同時，還對下一步工作提出了有益的建議。
上傳時間： 2013-08-05
上傳用戶：hanli8870
全數字調制解調技術具有多速率、多制式、智能性等特點，這極大的提高了通信系統的靈活性和通用性，符合未來通信技術發展的方向。 本文從如下幾個方面對全數字調制解調器進行了深入系統研究：1，在介紹全數字調制解調器的發展現狀和研究QPSK通信調制解調方式的基礎上，依據軟件定性仿真分析了QPSK正交調制解調系統，設計出了滿足系統要求的實現電路框圖并選定了芯片；2，在完成了基于FPGA芯片實現QPSK調制解調的算法方案設計基礎上，利用VHDL語言完成了芯片程序的設計，并對其進行了調試和功能仿真；3，利用設計出的調制解調器與選定的AD、DA、正交調制解調芯片，完成了QPSK通信系統的硬件電路的設計并完成了調制電路的研制；4，完成電路的信息速率大于300Kbps，產生的中頻信號中心頻率70MHz，帶寬500KHz，滿足系統設計要求，由于時間關系解調電路仍在調試中。 本文基于FPGA實現的QPSK數字調制解調器具有體積小、集成度高和軟件可升級等優點，這為設計高集成和高靈活性的通信系統提供了技術基礎。
上傳時間： 2013-07-08
上傳用戶：xinshou123456
本文首先對目前使用比較多的幾種擴頻調制方式：BPSK調制方式、QPSK調制方式、CCK調制方式、MBOK調制方式進行了介紹，并從誤碼率、處理增益、頻帶利用率等方面對它們進行了比較，重點討論了MBOK調制方式的優越性能。然后研究了MBOK調制方式的擴頻和解擴方案，包括高速數據進行串并轉換、擴頻、偽碼同步、解擴等。最后，以Altera公司的MAXPLUSⅡ開發系統為平臺，對系統的各個部分進行了模塊化設計，并進行了軟件仿真，仿真結果表明，設計達到了預定的要求。
上傳時間： 2013-05-15
上傳用戶：dancnc
本文采用基于運動補償的算法,對去隔行系統及其FPGA設計作了深入的研究.該系統包括三個關鍵模塊運動估計模塊是去隔行系統的設計重點,設計為雙向運動估計,采用菱形快速搜索算法,主要分為計算和控制兩大部分.計算部分為SAD計算模塊,采用累加樹和流水線技術;控制部分根據菱形搜索算法的第三步搜索的特點,對比較模塊、SAD暫存器等模塊做了具體的設計.對于運動補償模塊采用雙向補償的算法,補償精度為半像素.根據半像素點的位置將運動補償計算分為四個狀態,并通過對四個狀態計算特點的分析設計了加法器的結構復用.同時基于視頻數據處理的需要,設計了四個具有雙體存儲結構的內部緩存器,由FPGA內部的嵌入式陣列塊實現.根據運動估計模塊和運動補償模塊的計算特點,分別對緩存器的結構、讀寫時序和列序號控制進行設計,有效提高了數據的存取效率.本文對于這三個去隔行系統的關鍵模塊都給出了RTL級設計和模塊的功能仿真,并在最后一章中給出了去隔行系統的FPGA設計.
上傳時間： 2013-06-11
上傳用戶：han_zh
