使用Verilog HDL 實(shí)現(xiàn)AES硬體加解密
標(biāo)簽： Verilog HDL AES 加解密
上傳時(shí)間： 2016-08-25
上傳用戶：gdgzhym
做數(shù)值方法中LeastSquare的繪圖
標(biāo)簽： LeastSquare
上傳時(shí)間： 2016-08-26
上傳用戶：love1314
一篇來(lái)自臺(tái)灣中華大學(xué)的論文--《無(wú)線射頻系統(tǒng)標(biāo)簽晶片設(shè)計(jì)》，彩色版。其摘要為：本論文討論使用於無(wú)線射頻辨識(shí)系統(tǒng)(RFID)之標(biāo)籤晶片系統(tǒng)的電路設(shè)計(jì)和晶片製作，初步設(shè)計(jì)標(biāo)籤晶片的基本功能，設(shè)計(jì)流程包含數(shù)位軟體及功能的模擬、基本邏輯閘及類比電路的設(shè)計(jì)與晶片電路的佈局考量。 論文的第一部份是序論、射頻辨識(shí)系統(tǒng)的規(guī)劃、辨識(shí)系統(tǒng)的規(guī)格介紹及制定，而第二部份是標(biāo)籤晶片設(shè)計(jì)、晶片量測(cè)、結(jié)論。 電路的初步設(shè)計(jì)功能為:使用電容作頻率緩衝的Schmitt trigger Clock、CRC-16的錯(cuò)誤偵測(cè)編碼、Manchester編碼及使用單一電路做到整流、振盪及調(diào)變的功能，最後完成晶片的實(shí)作。
標(biāo)簽： 大學(xué) 論文 無(wú)線射頻
上傳時(shí)間： 2016-08-27
上傳用戶：tb_6877751
DSP系統(tǒng)設(shè)計(jì)和BIOS編程及應(yīng)用實(shí)例-書(shū)籍光碟範(fàn)例-第5章
標(biāo)簽： BIOS DSP 系統(tǒng)
上傳時(shí)間： 2016-08-28
上傳用戶：fredguo
DSP系統(tǒng)設(shè)計(jì)和BIOS編程及應(yīng)用實(shí)例-書(shū)籍光碟範(fàn)例-第7章
上傳時(shí)間： 2014-01-04
上傳用戶：qq21508895
DSP系統(tǒng)設(shè)計(jì)和BIOS編程及應(yīng)用實(shí)例-書(shū)籍光碟範(fàn)例-第8章
上傳時(shí)間： 2013-12-01
上傳用戶：zhaoq123
DSP系統(tǒng)設(shè)計(jì)和BIOS編程及應(yīng)用實(shí)例-書(shū)籍光碟範(fàn)例-第9章
上傳時(shí)間： 2013-12-30
上傳用戶：三人用菜
DSP系統(tǒng)設(shè)計(jì)和BIOS編程及應(yīng)用實(shí)例-書(shū)籍光碟範(fàn)例-第10章
上傳用戶：chenbhdt
這是一個(gè)三次樣條插值的.m程序 輸入的是一個(gè)二維數(shù)組A(Nx2) 插值方法為: S(x) = A(J) + B(J)*( x - x(J) ) + C(J)*( x - x(J) )**2 +D(J) * ( x - x(J) )**3 for x(J) <= x < x(J + 1)
標(biāo)簽： Nx2 插值 三次樣條 二維
上傳時(shí)間： 2013-12-14
上傳用戶：gengxiaochao
手機(jī)短信實(shí)例支援中文、PDU 格式，使用 Delphi 開(kāi)發(fā)
標(biāo)簽： PDU 短信
上傳時(shí)間： 2014-01-03
上傳用戶：a673761058
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
