圖像縮放在圖像處理領(lǐng)域中，發(fā)揮著重要作用。圖像的分辨率調(diào)整和格式變換，都需要用到圖像縮放技術(shù)。隨著多媒體技術(shù)和大規(guī)模集成電路的發(fā)展，利用硬件實(shí)現(xiàn)視頻圖像無(wú)級(jí)縮放已成為圖像處理研究的一個(gè)重要課題。 圖像縮放通常由插值算法實(shí)現(xiàn)。傳統(tǒng)的插值算法由于實(shí)現(xiàn)原理的局限性，在縮放時(shí)容易引起邊緣鋸齒或細(xì)節(jié)模糊現(xiàn)象。針對(duì)傳統(tǒng)插值算法的這個(gè)不足，出現(xiàn)了許多基于邊緣改進(jìn)的算法。但這些算法一般只能完成2k倍數(shù)插值，無(wú)法真正做到基于邊緣的無(wú)級(jí)縮放。 為了實(shí)現(xiàn)基于邊緣改進(jìn)的無(wú)級(jí)縮放，本文做了如下五個(gè)方面的研究工作： 1.系統(tǒng)回顧了圖像縮放技術(shù)，包括傳統(tǒng)圖像縮放技術(shù)和多邊緣檢測(cè)插值，分析了這些圖像縮放技術(shù)的優(yōu)缺點(diǎn)。 2.重點(diǎn)研究了新興的方向多項(xiàng)式插值算法，該算法能夠真正完成基于邊緣改進(jìn)的無(wú)級(jí)縮放。 3.提出改進(jìn)的方向多項(xiàng)式插值算法(IOPI算法)，該算法針對(duì)硬件實(shí)現(xiàn)，做了兩個(gè)方面改進(jìn)：提出EDV算法，簡(jiǎn)化邊緣方向的確定；提出Cubic6逼近插值算法(A-Cubic6算法)，改善平坦區(qū)域縮放效果。其中的EDV算法通過(guò)加減、比較模塊，完成邊緣方向的確定。相比原算法中的乘除法、直方圖計(jì)算，大大簡(jiǎn)化了硬件實(shí)現(xiàn)，降低了硬件實(shí)現(xiàn)成本。A-Cubic6算法利用查找表簡(jiǎn)化了Cubic6點(diǎn)插值算法的實(shí)現(xiàn)，而且明顯改善了非邊緣區(qū)域的縮放效果。 4.研究縮放算法與圖像質(zhì)量的評(píng)價(jià)方法。比較、分析各算法的軟件仿真結(jié)果，得出結(jié)論：本文提出的IOPI算法在平坦區(qū)域和邊緣區(qū)域都具有比其它算法更突出的效果。 5.結(jié)合實(shí)時(shí)視頻處理要求，研究了IOPI算法的FPGA實(shí)現(xiàn)。已完成最近鄰域插值和A-Cubic6算法的FPGA實(shí)現(xiàn)，可以在硬件平臺(tái)上穩(wěn)定工作。
上傳時(shí)間： 2013-06-05
上傳用戶：2728460838
集成運(yùn)放線性應(yīng)用電路分析方法的研究 集成運(yùn)放線性應(yīng)用電路分析方法的研究
標(biāo)簽： 集成運(yùn)放 線性應(yīng)用 電路分析
上傳時(shí)間： 2013-06-06
上傳用戶：gxf2016
基于LabVIEW與單片機(jī)串口的信號(hào)處理的研究:介紹了一種利用單片機(jī)采集數(shù)據(jù),LabVIEW作為開(kāi)發(fā)平臺(tái),二者之間通過(guò)串口實(shí)現(xiàn)數(shù)據(jù)通信的數(shù)據(jù)采集系統(tǒng),利用LabVIEW的圖形環(huán)境進(jìn)行頻譜分析。通
標(biāo)簽： LabVIEW 單片機(jī)串口 信號(hào)處理
上傳時(shí)間： 2013-06-24
上傳用戶：xjz632
本文研制了一套基于數(shù)碼相機(jī)的圖像采集系統(tǒng)，用于拍攝作物葉片。該系統(tǒng)采用漫反射式的多光源正面照明設(shè)計(jì)方案，具有實(shí)時(shí)、高效、可控的特點(diǎn)。研究通過(guò)正交試驗(yàn)對(duì)照明系統(tǒng)參數(shù)進(jìn)行優(yōu)化，運(yùn)用matlab 對(duì)
標(biāo)簽： 圖像采集系統(tǒng)
上傳時(shí)間： 2013-07-30
上傳用戶：xlcky
EDA工程建模及其管理方法研究21隨著微電子技術(shù)與計(jì)算機(jī)技術(shù)的日益成熟，電子設(shè)計(jì)自動(dòng)化(EDA)技術(shù)在電子產(chǎn)品與集成電路(IC)芯片特別是單片
上傳時(shí)間： 2013-07-18
上傳用戶：萬(wàn)有引力
現(xiàn)代雷達(dá)系統(tǒng)廣泛采用脈沖壓縮技術(shù)，用以解決作用距離與分辨能力之間的矛盾。脈沖壓縮是指雷達(dá)通過(guò)發(fā)射寬脈沖，保證足夠的最大作用距離，而接收時(shí)，采用相應(yīng)的脈沖壓縮法獲得窄脈沖以提高距離分辨率的過(guò)程。同時(shí)，數(shù)字信號(hào)處理技術(shù)的迅猛發(fā)展和廣泛應(yīng)用，為雷達(dá)脈沖壓縮處理的數(shù)字化實(shí)現(xiàn)提供了可能。 本文主要研究雷達(dá)多波形頻域數(shù)字脈沖壓縮系統(tǒng)的硬件系統(tǒng)實(shí)現(xiàn)。在匹配濾波理論的指導(dǎo)下，成功研制了基于FPGAEP1K100QC208-1和4片高性能ADSP21160M的多波形頻域數(shù)字脈沖壓縮系統(tǒng)。該系統(tǒng)可處理時(shí)寬在42μs以內(nèi)、帶寬在5MHz以下的線性調(diào)頻信號(hào)(LFM)，非線性調(diào)頻信號(hào)(NLFM)和Taylor四相碼信號(hào)，且技術(shù)指標(biāo)完全滿足實(shí)用系統(tǒng)的設(shè)計(jì)要求。 本文完成的主要工作和創(chuàng)新之處有：(1)基于雙通道模數(shù)轉(zhuǎn)換器AD10242設(shè)計(jì)高精度數(shù)據(jù)采集電路，為整個(gè)脈壓系統(tǒng)的工作提供必要的條件。完成了前端模擬信號(hào)輸入電路的優(yōu)化和差分輸入時(shí)鐘的產(chǎn)生，以實(shí)現(xiàn)高精度采樣。 (2)根據(jù)協(xié)議和脈壓系統(tǒng)的工作要求，以基于FPGAEP1K100QC208完成系統(tǒng)控制，使整個(gè)脈壓系統(tǒng)正確穩(wěn)定地工作。同時(shí)以該FPGA生成雙口RAM，實(shí)現(xiàn)數(shù)據(jù)暫存，以匹配采樣速率和脈壓系統(tǒng)頻率。 (3)設(shè)計(jì)基于4片高性能ADSP21160M的緊耦合并行處理系統(tǒng)，以完成多波形頻域數(shù)字脈沖壓縮的全部運(yùn)算工作。4片DSP共享外部總線，且各DSP以鏈路口互連，進(jìn)行數(shù)據(jù)通信。各DSP還使用一個(gè)鏈路口連接到接口板DSP，將脈壓結(jié)果送出。 (4)以一片ADSP21160M和一片EP1K100QC208為核心，設(shè)計(jì)輸出板電路，完成數(shù)據(jù)對(duì)齊、求模和數(shù)據(jù)向下一級(jí)的輸出，并產(chǎn)生模擬輸出。 (5)調(diào)試并改進(jìn)處理板和輸出板。
標(biāo)簽： FPGA DSP 多波形 壓縮系統(tǒng)
上傳時(shí)間： 2013-06-11
上傳用戶：qq277541717
自適應(yīng)濾波器的硬件實(shí)現(xiàn)一直是自適應(yīng)信號(hào)處理領(lǐng)域研究的熱點(diǎn)。隨著電子技術(shù)的發(fā)展，數(shù)字系統(tǒng)功能越來(lái)越強(qiáng)大，對(duì)器件的響應(yīng)速度也提出更高的要求。 本文針對(duì)用通用DSP 芯片實(shí)現(xiàn)的自適應(yīng)濾波器處理速度低和用HDL語(yǔ)言編寫(xiě)底層代碼用FPGA實(shí)現(xiàn)的自適應(yīng)濾波器開(kāi)發(fā)效率低的缺點(diǎn)，提出了一種基于DSP Builder系統(tǒng)建模的設(shè)計(jì)方法。以隨機(jī)2FSK信號(hào)作為研究對(duì)象，首先在matlab上編寫(xiě)了LMS去噪自適應(yīng)濾波器的點(diǎn)M文件，改變自適應(yīng)參數(shù)，進(jìn)行了一系列的仿真，對(duì)算法迭代步長(zhǎng)、濾波器的階數(shù)與收斂速度和濾波精度進(jìn)行了研究，得出了最佳自適應(yīng)參數(shù)，即迭代步長(zhǎng)μ=0.0057，濾波器階數(shù)m=8，為硬件實(shí)現(xiàn)提供了參考。 然后，利用最新DSP Builder工具建立了基于LMS算法的8階2FSK信號(hào)去噪自適應(yīng)濾波器的模型，結(jié)合多種EDA工具，在EPFlOKl00EQC208-1器件上設(shè)計(jì)出了最高數(shù)據(jù)處理速度為36.63MHz的8階LMS自適應(yīng)濾波器，其速度是文獻(xiàn)[3]通過(guò)編寫(xiě)底層VHDL代碼設(shè)計(jì)的8階自適應(yīng)濾波器數(shù)據(jù)處理速度7倍多，是文獻(xiàn)[50]采用DSP通用處理器TMS320C54X設(shè)計(jì)的8階自適應(yīng)濾波器處理速度25倍多，開(kāi)發(fā)效率和器件性能都得到了大大地提高，這種全新的設(shè)計(jì)理念與設(shè)計(jì)方法是EDA技術(shù)的前沿與發(fā)展方向。 最后，采用異步FIFO技術(shù)，設(shè)計(jì)了高速采樣自適應(yīng)濾波系統(tǒng)，完成了對(duì)雙通道AD器件AD9238與自適應(yīng)濾波器的高速匹配控制，在QuartusⅡ上進(jìn)行了仿真，給出了系統(tǒng)硬件實(shí)現(xiàn)的原理框圖，并將采樣濾波控制器與異步FIF0集成到同一芯片上，既能有效降低高頻可能引起的干擾又降低了系統(tǒng)的成本。
標(biāo)簽： FPGA 高速采樣 自適應(yīng)濾波
上傳時(shí)間： 2013-06-01
上傳用戶：ynwbosss
隨著ASIC設(shè)計(jì)規(guī)模的增長(zhǎng)，功能驗(yàn)證已成為整個(gè)開(kāi)發(fā)周期的瓶頸。傳統(tǒng)的基于軟件模擬和硬件仿真的邏輯驗(yàn)證方法已難以滿足應(yīng)用的要求，基于FPGA組的原型驗(yàn)證方法能有效縮短系統(tǒng)的開(kāi)發(fā)周期，可提供更快更全面的驗(yàn)證。由于FPGA芯片容量的增加跟不上ASIC設(shè)計(jì)規(guī)模的增長(zhǎng)，單芯片已無(wú)法容納整個(gè)設(shè)計(jì)，所以常常需要對(duì)設(shè)計(jì)進(jìn)行邏輯分割，將子邏輯塊映射到FPGA陣列中。 本文對(duì)邏輯驗(yàn)證系統(tǒng)的可配置互連結(jié)構(gòu)和ASIC邏輯分割算法進(jìn)行了深入的研究，提出了FPGA陣列的非對(duì)稱(chēng)可配置互連結(jié)構(gòu)。與現(xiàn)有的對(duì)稱(chēng)互連結(jié)構(gòu)相比，該結(jié)構(gòu)能提供更多的互連通道，可實(shí)現(xiàn)對(duì)I/O數(shù)量、電平類(lèi)型和互連路徑的靈活配置。 本文對(duì)邏輯分割算法進(jìn)行了較深入的研究。針對(duì)現(xiàn)有的兩類(lèi)分割算法存在的不足，提出并實(shí)現(xiàn)了基于設(shè)計(jì)模塊的邏輯分割算法，該算法有三個(gè)重要特征：1)基于設(shè)計(jì)代碼；2)以模塊作為邏輯分割的最小單位；3)使用模塊資源信息指導(dǎo)邏輯分割過(guò)程，避免了設(shè)計(jì)分割過(guò)程的盲目性，簡(jiǎn)化了邏輯分割過(guò)程。 本文還對(duì)并行邏輯分割方法進(jìn)行了研究，提出了兩種基于不同任務(wù)分配策略的并行分割算法，并對(duì)其進(jìn)行了模擬和性能分析；驗(yàn)證了采用并行方案對(duì)ASIC邏輯進(jìn)行分割和映射的可行性。 最后基于改進(jìn)的芯片互連結(jié)構(gòu)，使用原型系統(tǒng)驗(yàn)證方法對(duì)某一大規(guī)模ASIC設(shè)計(jì)進(jìn)行了邏輯分割和功能驗(yàn)證。實(shí)驗(yàn)結(jié)果表明，使用改進(jìn)后的FPGA陣列互連結(jié)構(gòu)可以更方便和快捷地實(shí)現(xiàn)ASIC設(shè)計(jì)的分割和驗(yàn)證，不但能顯著提高芯片間互連路徑的利用率，而且能給邏輯分割乃至整個(gè)驗(yàn)證過(guò)程提供更好的支持，滿足現(xiàn)在和將來(lái)大規(guī)模ASIC邏輯驗(yàn)證的需求。
標(biāo)簽： FPGA ASIC 邏輯 驗(yàn)證技術(shù)
上傳時(shí)間： 2013-06-12
上傳用戶：極客
相位激光測(cè)距是一種高精度的距離測(cè)量技術(shù)，隨著電子器件和信號(hào)處理技術(shù)的發(fā)展，這種測(cè)距技術(shù)在軍用和民用領(lǐng)域必將得到更為廣泛的研究和應(yīng)用。本文介紹了一種基于FPGA嵌入式技術(shù)的相位激光測(cè)距系統(tǒng)，該系統(tǒng)采用先進(jìn)的FPGA技術(shù)，實(shí)現(xiàn)了調(diào)制信號(hào)產(chǎn)生、信息控制與處理三個(gè)模塊的整合，解決了傳統(tǒng)相位激光測(cè)距所難以克服的弱點(diǎn)。 文中闡述了激光測(cè)距和調(diào)制信號(hào)源的基本原理，分析了影響測(cè)距精度的因素，指出應(yīng)用DDS技術(shù)可以實(shí)現(xiàn)寬帶、高精度的調(diào)制信號(hào)輸出，說(shuō)明了引起DDS輸出信號(hào)雜散的原因和解決的辦法。分析了應(yīng)用FFT運(yùn)算實(shí)現(xiàn)信號(hào)相位提取的基本原理及設(shè)計(jì)方法，采用這種檢相技術(shù)，可以極大地提高測(cè)相精度與靈敏度。提出了基于FPGA嵌入式系統(tǒng)的相位式激光測(cè)距機(jī)的整體設(shè)計(jì)，并就各部分進(jìn)行了詳細(xì)的分析與設(shè)計(jì)。介紹了激光測(cè)距系統(tǒng)的外圍電路和基于QuartusⅡ集成軟件平臺(tái)的部分硬件電路的設(shè)計(jì)，并對(duì)其中的設(shè)計(jì)進(jìn)行了仿真和驗(yàn)證，總結(jié)提出了對(duì)系統(tǒng)今后的進(jìn)一步改進(jìn)和完善的思路。
標(biāo)簽： FPGA 嵌入式系統(tǒng) 激光測(cè)距機(jī)
上傳時(shí)間： 2013-06-28
上傳用戶：cc111
本文研究了在復(fù)雜背景下紅外圖像的背景和噪聲抑制算法，并且完成了硬件實(shí)現(xiàn)，主要包括以下內(nèi)容： 1.通過(guò)對(duì)實(shí)際紅外圖像的背景和噪聲特性的研究分析，設(shè)計(jì)改進(jìn)了一種基于加權(quán)廣義次序統(tǒng)計(jì)濾波器的背景抑制的算法。紅外圖像的噪聲通常為脈沖噪聲，具有高頻特性；而紅外圖像的背景變換比較緩慢，其頻譜成分多集中在低頻區(qū)域，所以本文在對(duì)圖像特性分析的基礎(chǔ)上，設(shè)計(jì)改進(jìn)了基于加權(quán)廣義次序統(tǒng)計(jì)濾波器的背景抑制的算法。在對(duì)采集的起伏背景紅外圖像進(jìn)行背景抑制后，用全局門(mén)限可以有效的分割出目標(biāo)信息，輸出包含目標(biāo)信息的二值化圖像，為后續(xù)處理提供數(shù)據(jù)。但是出于更復(fù)雜背景條件下算法有效性的目的，深入討論了局部自適應(yīng)門(mén)限分割算法的設(shè)計(jì)。 2.在實(shí)時(shí)信號(hào)處理系統(tǒng)中，底層的圖像預(yù)處理算法目前難以用軟件實(shí)現(xiàn)；但是其運(yùn)算結(jié)構(gòu)相對(duì)比較簡(jiǎn)單，適于用FPGA進(jìn)行硬件實(shí)現(xiàn)。本文對(duì)算法的FPGA設(shè)計(jì)作了較為深入地研究，同時(shí)介紹了算法的VHDL實(shí)現(xiàn)，利用模塊化的優(yōu)點(diǎn)對(duì)算法分模塊設(shè)計(jì)，對(duì)各個(gè)模塊的實(shí)現(xiàn)作了詳細(xì)介紹。 3.完成了紅外成像制導(dǎo)系統(tǒng)的預(yù)處理部分硬件電路設(shè)計(jì)，對(duì)FPGA中預(yù)處理算法的處理結(jié)果進(jìn)行了驗(yàn)證。通過(guò)算法在硬件上的實(shí)現(xiàn)，證明了算法的有效性。
標(biāo)簽： FPGA 紅外成像 制導(dǎo) 數(shù)據(jù)
上傳時(shí)間： 2013-07-02
上傳用戶：釣鰲牧馬
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
