51單片機時鐘才程序，1602液晶顯示，外加秒表功能，可以顯示年月日，星期。。。
上傳時間： 2013-07-10
上傳用戶：66666
AT89S51單片機C語言程序范例AT89S51單片機C語言程序范例
上傳時間： 2013-06-17
上傳用戶：aix008
C語言程序_300實例集C語言程序_300實例集
上傳時間： 2013-08-03
上傳用戶：asd_123
單片機C語言程序設(shè)計實例單片機C語言程序設(shè)計實例
上傳時間： 2013-05-18
上傳用戶：天誠24
本課題完成了基于FPGA的數(shù)據(jù)采集器以及IIC總線的模數(shù)轉(zhuǎn)換器部分、通訊部分的電路設(shè)計。其中FPGA采用Xilinx公司Spartan-Ⅱ系列的XC2S100芯片，在芯片中嵌入32位軟處理器MicroBlaze;ⅡC總線的模數(shù)轉(zhuǎn)換采用Microchip公司的MCP3221芯片，通訊部分則在FPGA片內(nèi)用VHDL語言實現(xiàn)。通過上述設(shè)計實現(xiàn)了“準(zhǔn)單片化”的模擬量和數(shù)字量的數(shù)據(jù)采集和處理。 所設(shè)計的數(shù)據(jù)采集器可以和結(jié)構(gòu)類似的上位機通訊，本課題完成了在上位機中用VHDL語言實現(xiàn)的通信電路模塊。通過上述兩部分工作，將微處理器、數(shù)據(jù)存儲器、程序存儲器等數(shù)字邏輯電路均集成在同一個FPGA內(nèi)部，形成一個可編程的片上系統(tǒng)。FPGA片外僅為模擬器件和開關(guān)量驅(qū)動芯片。FPGA內(nèi)部的硬件電路采用VHDL語言編寫；MCU軟核工作所需要的程序采用C語言編寫。多臺數(shù)據(jù)采集器與服務(wù)器構(gòu)成數(shù)據(jù)采集系統(tǒng)。服務(wù)器端軟件用VB開發(fā)，既可以將實時采集的數(shù)據(jù)以數(shù)字方式顯示，也可以用更加直觀的曲線方式顯示。 由于數(shù)據(jù)采集器是所有自控類系統(tǒng)所必需的電路模塊，所以一個通用的片上系統(tǒng)設(shè)計可以解決各類系統(tǒng)的應(yīng)用問題，達(dá)到“設(shè)計復(fù)用”(DesignReuse)的目的。采用基于FPGA的SOPC設(shè)計的更加突出的優(yōu)點是不必更換芯片就可以實現(xiàn)設(shè)計的改進(jìn)和升級，同時也可以降低成本和提高可靠性。
標(biāo)簽： FPGA SOPC 數(shù)據(jù)采集系統(tǒng)
上傳時間： 2013-07-12
上傳用戶：a155166
本文主要研究基于FPGA的高速流水線工作方式的FFT實現(xiàn)。圍繞這個目標(biāo)利用Xilinx公司VIRTEX_Ⅱ系列FPGA，及其提供的ISE設(shè)計工具、modelsim仿真工具、Synplify綜合工具及MATLAB，完成了流水線工作方式的FFT中基于每一階運算單元的高效復(fù)數(shù)乘法器的設(shè)計、各階控制單元的設(shè)計、數(shù)據(jù)存儲器的設(shè)計，從而完成1024點流水線工作方式的FFT，達(dá)到工作在50MHZ時鐘頻率的設(shè)計要求。
上傳時間： 2013-04-24
上傳用戶：KSLYZ
本文探索了自主系統(tǒng)CPU設(shè)計方法和經(jīng)驗，同時對80C51產(chǎn)品進(jìn)行了必要的改進(jìn)。 文章采用XILINX公司的Virtex-ⅡPro系列FPGA芯片，在相關(guān)EDA軟件平臺的支持下進(jìn)行基于FPGA的8051芯片的設(shè)計。在已公開的8051源代碼的基礎(chǔ)上，對其中的程序存儲器、指令存儲器做了較大幅度的修改，增加了定時器、串行收發(fā)器的軟件編寫，VerilogHDL語句共6000余行(見附錄光盤)。在設(shè)計中筆者特別的注意了源代碼中組合邏輯循環(huán)的去除，時序設(shè)計中合理確定建立時間和保持時間，保證了工作頻率的提高(工作頻率由12MHz提高到約30MHz)，串行收發(fā)器的下載實驗驗證了該模塊頻率的提高。對設(shè)計高頻CPU提供了有益的借鑒。本文利用Modelsim進(jìn)行了功能仿真和后仿真，利用Synplify進(jìn)行了綜合，仿真和綜合結(jié)果達(dá)到了設(shè)計的預(yù)期要求，并為下載和組成系統(tǒng)作了準(zhǔn)備工作(設(shè)計了外圍電路的PCB板圖)。
上傳時間： 2013-06-28
上傳用戶：梧桐
隨著微電子技術(shù)的發(fā)展，可編程邏輯器件取得了迅速的發(fā)展，其功能日益強大，F(xiàn)PGA內(nèi)部可用邏輯資源飛速增長，近來推出的FPGA都針對數(shù)字信號處理的特點做了特定設(shè)計，集成了存儲器、鎖相環(huán)（PLL）、硬件乘法器、DSP模塊等，通過使用各個公司提供的FPGA開發(fā)軟件使用硬件描述語言，可以實現(xiàn)特定的信號處理算法，如FFT、FIR等算法，為電子設(shè)計工程師提供了新的選擇。實時圖像處理系統(tǒng)采用FPGA+DSP的結(jié)構(gòu)來完成整個復(fù)雜的圖像處理算法。將圖像處理算法進(jìn)行分類，F(xiàn)PGA和DSP份協(xié)作發(fā)揮各自的長處，對于算法實現(xiàn)簡單、運算量大、實時性高的這類處理過程由大容量高性能的FPGA實現(xiàn)，DSP則用來處理經(jīng)過預(yù)處理后的圖像數(shù)據(jù)，來運行算法結(jié)構(gòu)復(fù)雜，乘加運算多的算法。整個系統(tǒng)主要包括FPGA處理單元、DSP處理單元以及PCI接口通訊三個部分。主要取得的了以下的研究成果：（1）研究了FPGA的工作原理及應(yīng)用，完成了Stratix芯片的選型。設(shè)計了數(shù)字圖像處理板的電路原理圖和PCB設(shè)計圖。并對電路板進(jìn)行調(diào)試，工作正常。（2）完成了FPGA程序下載電纜的PCB電路設(shè)計，并調(diào)試成功，應(yīng)用到FPGA的調(diào)試下載配置中，取得了良好的實驗與經(jīng)濟效果。（3）充分利用FPGA的設(shè)計開發(fā)軟件與工具，完成了中值濾波、形態(tài)學(xué)濾波和自適應(yīng)閾值的FPGA實現(xiàn)，并給出了詳細(xì)的實現(xiàn)過程。將算法下載到FPGA芯片，經(jīng)過試驗調(diào)試，達(dá)到要求。（4）研究了PCI接口通訊的實現(xiàn)方式，選用PCI9054芯片實現(xiàn)通訊，完成PCI接口電路設(shè)計，經(jīng)過調(diào)試，實現(xiàn)了中斷、DMA等方式，滿足了數(shù)據(jù)傳輸?shù)囊蟆＃?）學(xué)習(xí)了C6701DSP芯片的工作特性以及內(nèi)部功能結(jié)構(gòu)，完成了DSP外圍存儲器的擴展、時鐘信號發(fā)生以及電源模塊等外圍電路的設(shè)計。
標(biāo)簽： FPGA DSP 紅外 圖像預(yù)處理
上傳時間： 2013-07-16
上傳用戶：xiaowei314
AVR單片機C語言程序設(shè)計實例精粹程序,里面含有原理圖
標(biāo)簽： AVR 單片機 C語言程序 設(shè)計實例
上傳時間： 2013-06-14
上傳用戶：西伯利亞狼
華為內(nèi)部程序設(shè)計培訓(xùn)程序 華為的東西由高手來評論。
上傳時間： 2013-04-24
上傳用戶：是王洪文
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
