亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

工業(yè)(yè)機(jī)器視覺

  • 基于FPGA的無線接收機(jī)下變頻器的設(shè)計(jì)與實(shí)現(xiàn)

    隨著無線通信的應(yīng)用日益廣泛,無線通信系統(tǒng)的種類也越來越繁雜,但是由于不同通信系統(tǒng)的工作頻段、調(diào)制方式、通信協(xié)議等原理結(jié)構(gòu)上存在差異而極大限制了不同系統(tǒng)之間的互通。軟件無線電擺脫了硬件體系結(jié)構(gòu)的束縛,成為解決不同通信體制之間互操作問題和開展多種通信業(yè)務(wù)的最佳途徑,具有巨大的商業(yè)和軍事價值,被喻為無線電通信領(lǐng)域一次新的技術(shù)革命。 本文首先回顧了軟件無線電的提出和發(fā)展現(xiàn)狀,然后論述了軟件無線電的基本理論和數(shù)學(xué)模型。在此理論和模型的基礎(chǔ)上,設(shè)計(jì)了軟件無線電接收機(jī)的硬件平臺。該平臺包括射頻部分、中頻處理部分和基帶處理部分。射頻部分由天線和無線接收機(jī)組成;中頻部分先將接收機(jī)輸出的模擬信號數(shù)字化,然后再通過FPGA實(shí)現(xiàn)下變頻;基帶部分主要由DSP和嵌入式系統(tǒng)組成,完成解調(diào)、同步等處理并可以進(jìn)行一些其他的應(yīng)用。其中的嵌入式系統(tǒng)的主處理器是基于ARM7-TDMI內(nèi)核的LPC2200芯片,為了實(shí)現(xiàn)開發(fā)的方便在此芯片上移植了uC/OS-Ⅱ嵌入式時實(shí)內(nèi)核。 軟件無線電接收機(jī)是一個很龐大的體系,其中的數(shù)字下變頻器DDC是一個非常關(guān)鍵的組成部分,在這部分中可方便的對接收頻段、濾波器特性等進(jìn)行編程控制,極大的提高了通信設(shè)備的性能和靈活性,因此本文的重點(diǎn)在于數(shù)字下變頻器的設(shè)計(jì)與實(shí)現(xiàn)。實(shí)現(xiàn)下變頻的方法有很多種,由于FPGA在速度和靈活性上的優(yōu)勢,其應(yīng)用也越來越廣泛,因此主要采用了居于領(lǐng)導(dǎo)地位的XILINX公司的SPATAN-Ⅱ芯片來實(shí)現(xiàn)數(shù)字下變頻的功能。

    標(biāo)簽: FPGA 無線接收機(jī) 下變頻

    上傳時間: 2013-04-24

    上傳用戶:mfhe2005

  • 高速Viterbi譯碼器的FPGA實(shí)現(xiàn)

    本文提出了一種高速Viterbi譯碼器的FPGA實(shí)現(xiàn)方案。這種Viterbi譯碼器的設(shè)計(jì)方案既可以制成高性能的單片差錯控制器,也可以集成到大規(guī)模ASIC通信芯片中,作為全數(shù)字接收的一部分。 本文所設(shè)計(jì)的Viterbi譯碼器采用了基四算法,與基二算法相比,其譯碼速率在理論上約提升一倍。加一比一選單元是Viterbi譯碼器最主要的瓶頸所在,本文在加一比一選模塊中采用了全并行結(jié)構(gòu)的設(shè)計(jì)方法,這種方法雖然增加了硬件的使用面積,卻有效的提高了譯碼器的速率。在幸存路徑管理部分采用了兩路并行回溯的設(shè)計(jì)方法,與寄存器交換法相比,回溯算法更適用于FPGA開發(fā)設(shè)計(jì)。為了提高譯碼性能,減小譯碼差錯,本文采用較大譯碼深度的回溯算法以保證幸存路徑進(jìn)行合并。實(shí)現(xiàn)了基于FPGA的誤碼測試儀,在FPGA內(nèi)部完成誤碼驗(yàn)證和誤碼計(jì)數(shù)的工作。 與基于軟件實(shí)現(xiàn)譯碼過程的DSP芯片不同,F(xiàn)PGA芯片完全采用硬件平臺對Viterbi譯碼器加以實(shí)現(xiàn),這使譯碼速率得到很大的提升。針對于具體的FPGA硬件實(shí)現(xiàn),本文采用了硬件描述語言VHDL來完成設(shè)計(jì)。通過對譯碼器的綜合仿真和FPGA實(shí)現(xiàn)驗(yàn)證了該方案的可行性。譯碼器的最高譯碼輸出速率可以達(dá)到60Mbps。

    標(biāo)簽: Viterbi FPGA 譯碼器

    上傳時間: 2013-04-24

    上傳用戶:181992417

  • adf4350寄存器配置軟件

    一個很好用的adf4350寄存器配置軟件,省卻了您繁瑣的計(jì)算寄存器值的時間

    標(biāo)簽: 4350 adf 寄存器 軟件

    上傳時間: 2013-06-30

    上傳用戶:海陸空653

  • 基于FPGA技術(shù)的星載高速復(fù)接器設(shè)計(jì)

    隨著空間科學(xué)任務(wù)的增加,需要處理的空間科學(xué)數(shù)據(jù)量激增,要求建立一個高速的空間數(shù)據(jù)連接網(wǎng)絡(luò).高速復(fù)接器作為空間飛行器星上網(wǎng)絡(luò)的關(guān)鍵設(shè)備,其性能對整個空間數(shù)據(jù)網(wǎng)絡(luò)的性能起著重要影響.該文闡述了利用先入先出存儲器FIFO進(jìn)行異步速率調(diào)整,應(yīng)用VHDL語言和可編程門陣列FPGA技術(shù),對多個信號源數(shù)據(jù)進(jìn)行數(shù)據(jù)打包、信道選通調(diào)度和多路復(fù)接的方法.設(shè)計(jì)中,用VHDL語言對高速復(fù)接器進(jìn)行行為級建模,為了驗(yàn)證這個模型,首先使用軟件進(jìn)行仿真,通過編寫testbench程序模擬FIFO的動作特點(diǎn),對程序輸入信號進(jìn)行仿真,在軟件邏輯仿真取得預(yù)期結(jié)果后,繼續(xù)設(shè)計(jì)硬件電路,設(shè)計(jì)出的實(shí)際電路實(shí)現(xiàn)了將來自兩個不同速率的信源數(shù)據(jù)(1394總線數(shù)據(jù)和1553B總線數(shù)據(jù))復(fù)接成一路符合CCSDS協(xié)議的位流業(yè)務(wù)數(shù)據(jù).在實(shí)驗(yàn)調(diào)試中對FPGA的輸出數(shù)據(jù)進(jìn)行檢驗(yàn),同時對設(shè)計(jì)方法進(jìn)行驗(yàn)證.驗(yàn)證結(jié)果完全符合設(shè)計(jì)目標(biāo).應(yīng)用硬件可編程邏輯芯片F(xiàn)PGA設(shè)計(jì)高速復(fù)接器,大幅度提高了數(shù)據(jù)的復(fù)接速率,可應(yīng)用于未來的星載高速數(shù)據(jù)系統(tǒng)中,能夠完成在軌系統(tǒng)的數(shù)據(jù)復(fù)接任務(wù).

    標(biāo)簽: FPGA 星載 復(fù)接器

    上傳時間: 2013-07-17

    上傳用戶:wfl_yy

  • 基于IEEE80211a的OFDM基帶傳輸系統(tǒng)的研究及其部分模塊的FPGA實(shí)現(xiàn)

    IEEE802旗下的無線網(wǎng)絡(luò)協(xié)議引領(lǐng)了無線網(wǎng)絡(luò)領(lǐng)域的新革命,其不斷提升的速度優(yōu)勢滿足了人們對于高速無線接入的迫切要求,在這其中,OFDM技術(shù)所起的作用不可小覷。隨著FPGA、信號處理和通信技術(shù)的發(fā)展,OFDM的應(yīng)用得到了長足的進(jìn)步。在此情況下,以O(shè)FDM技術(shù)為核心實(shí)現(xiàn)數(shù)據(jù)傳輸?shù)脑蜋C(jī)系統(tǒng)顯得應(yīng)情應(yīng)景而且必要。 本課題在深入理解OFDM技術(shù)的同時,結(jié)合相應(yīng)的EDA工具對系統(tǒng)進(jìn)行建模并基于IEEE802.11a物理層標(biāo)準(zhǔn)給出了一種OFDM基帶傳輸?shù)南到y(tǒng)實(shí)現(xiàn)方案。整個設(shè)計(jì)采用目前主流的自頂向下的設(shè)計(jì)方法,由總體設(shè)計(jì)至詳細(xì)設(shè)計(jì)逐步細(xì)化。 在系統(tǒng)功能模塊的FPGA實(shí)現(xiàn)過程中,針對XilinxVirtex-Ⅱ芯片對各個模塊進(jìn)行了詳細(xì)設(shè)計(jì),通過采用雙端口RAM、流水、乒乓結(jié)構(gòu)等處理實(shí)現(xiàn)高速的同步的信道編碼的功能模塊;通過比較符號定時的不同算法,給出了基于MultiplierlessCorrelator的實(shí)現(xiàn)結(jié)構(gòu)并給出了仿真波形圖,驗(yàn)證了采用該算法后符號定時模塊的資源耗費(fèi)大大降低而功能卻依然和基于乘法器的符號定時模塊相當(dāng);通過對Viterbi算法進(jìn)行簡化,給出了(2,1,6)卷積碼的4比特軟判決Viterbi解碼器的設(shè)計(jì)和實(shí)現(xiàn)。最后根據(jù)系統(tǒng)所選芯片XC2V3000給出了具有較高配置靈活性的基于SystemACE配置方案的FPGA的硬件原理圖設(shè)計(jì)和PCB設(shè)計(jì)。 本文首先以無線局域網(wǎng)和IEEE802無線網(wǎng)絡(luò)家族引出OFDM技術(shù)發(fā)展、研究價值及OFDM的優(yōu)缺點(diǎn),接下來從OFDM原理入手,簡要說明了OFDM的基本要素以及目前的研究熱點(diǎn),之后在介紹完IEEE802.11a物理層標(biāo)準(zhǔn)的同時給出了本原型機(jī)系統(tǒng)的總體設(shè)計(jì)方案,并從硬件語言設(shè)計(jì)和FPGA硬件原理設(shè)計(jì)兩方面給出了該系統(tǒng)的詳細(xì)設(shè)計(jì)。 隨著OFDM技術(shù)的普及以及未來通信技術(shù)對OFDM的青睞,相信本論文的工作對OFDM基帶傳輸系統(tǒng)的原型設(shè)計(jì)和實(shí)現(xiàn)具有一定的參考價值。

    標(biāo)簽: 80211a 80211 IEEE FPGA

    上傳時間: 2013-07-13

    上傳用戶:遠(yuǎn)遠(yuǎn)ssad

  • 變頻器矢量控制及PID控制

    變頻器矢量控制及PID控制變頻器矢量控制及PID控制

    標(biāo)簽: PID 變頻器 矢量控制 控制

    上傳時間: 2013-04-24

    上傳用戶:dyy618

  • (2,1,9)軟判決Viterbi譯碼器的設(shè)計(jì)與FPGA實(shí)現(xiàn)

    卷積碼是無線通信系統(tǒng)中廣泛使用的一種信道編碼方式。Viterbi譯碼算法是一種卷積碼的最大似然譯碼算法,它具有譯碼效率高、速度快等特點(diǎn),被認(rèn)為是卷積碼的最佳譯碼算法。本文的主要內(nèi)容是在FPGA上實(shí)現(xiàn)約束長度為9,碼率為1/2,采用軟判決方式的Viterbi譯碼器。 本文首先介紹了卷積碼的基本概念,闡述了Viterbi算法的原理,重點(diǎn)討論了決定Viterbi算法復(fù)雜度和譯碼性能的關(guān)鍵因素,在此基礎(chǔ)上設(shè)計(jì)了采用“串-并”結(jié)合運(yùn)算方式的Viterbi譯碼器,并在Altera EP1C20 FPGA芯片上測試通過。本文的主要工作如下: 1.對輸入數(shù)據(jù)采用了二比特四電平量化的軟判決方式,對歐氏距離的計(jì)算方法進(jìn)行了簡化,以便于用硬件電路方式實(shí)現(xiàn)。 2.對ACS運(yùn)算單元采用了“串-并”結(jié)合的運(yùn)算方式,和全并行的設(shè)計(jì)相比,在滿足譯碼速度的同時,節(jié)約了芯片資源。本文中提出了一種路徑度量值存儲器的組織方式,簡化了控制模塊的邏輯電路,優(yōu)化了系統(tǒng)的時序。 3.在幸存路徑的選擇輸出上采用了回溯譯碼方法,與傳統(tǒng)的寄存器交換法相比,減少了寄存器的使用,大大降低了功耗和設(shè)計(jì)的復(fù)雜度。 4.本文中設(shè)計(jì)了一個仿真平臺,采用Modelsim仿真器對設(shè)計(jì)進(jìn)行了功能仿真,結(jié)果完全正確。同時提出了一種在被測設(shè)計(jì)內(nèi)部插入監(jiān)視器的調(diào)試方法,巧妙地利用了Matlab算法仿真程序的輸出結(jié)果,提高了追蹤錯誤的效率。 5.該設(shè)計(jì)在Altera EP1C20 FPGA芯片上通過測試,最大運(yùn)行時鐘頻率110MHz,最大譯碼輸出速率10.3Mbps。 本文對譯碼器的綜合結(jié)果和Altera設(shè)計(jì)的Viterbi譯碼器IP核進(jìn)行了性能比較,比較結(jié)果證明本文中設(shè)計(jì)的Viterbi譯碼器具有很高的工程實(shí)用價值。

    標(biāo)簽: Viterbi FPGA 軟判決 譯碼器

    上傳時間: 2013-07-23

    上傳用戶:葉山豪

  • 卷積碼在CDMA2000中的應(yīng)用及其譯碼器FPGA實(shí)現(xiàn)

    數(shù)字信息在有噪聲的信道中傳輸時,受到噪聲的影響,誤碼總是不可避免的。根據(jù)香農(nóng)信息理論,只要使Es/N0足夠大,就可以達(dá)到任意小的誤碼率。采用差錯控制編碼,即信道編碼技術(shù),可以在一定的Es/N0條件下有效地降低誤碼率。按照對信息元處理方式不同,信道編碼分為分組碼與卷積碼兩類。卷積碼的k0和n0較小,實(shí)現(xiàn)最佳譯碼與準(zhǔn)最佳譯碼更加容易。卷積碼運(yùn)用廣泛,被ITU選入第三代移動通信系統(tǒng),作為包括WCDMA,CDMA2000和TD-SCDMA在內(nèi)的信道編碼的標(biāo)準(zhǔn)方案。 本文研究了CDMA2000業(yè)務(wù)通道中的幀結(jié)構(gòu),對CDMA2000系統(tǒng)中的卷積碼特性及維特比譯碼的性能限進(jìn)行了分析,并基于MATLAB平臺做了相應(yīng)的譯碼性能仿真。我們設(shè)計(jì)了一種可用于CDMA2000通信系統(tǒng)的通用、高速維特比譯碼器。該譯碼器在設(shè)計(jì)上具有以下創(chuàng)新之處:(1)采用通用碼表結(jié)構(gòu),支持可變碼率;幀控制模塊和頻率控制器模塊的設(shè)計(jì)中采用計(jì)數(shù)器、定時器等器件實(shí)現(xiàn)了可變幀長、可變數(shù)據(jù)速率的數(shù)據(jù)幀處理方式。(2)結(jié)合流水線結(jié)構(gòu)思想,利用四個ACS模塊并行運(yùn)行,加快數(shù)據(jù)處理速度;在ACS模塊中,將路徑度量值存貯器的存儲結(jié)構(gòu)進(jìn)行優(yōu)化,防止數(shù)據(jù)讀寫的阻塞,縮短存儲器讀寫時間,使譯碼器的處理速度更快。(3)為了防止路徑度量值和幸存路徑長度的溢出,提出了保護(hù)處理策略。我們還將設(shè)計(jì)結(jié)果在APEXEP20K30E芯片上進(jìn)行了硬件實(shí)現(xiàn)。該譯碼器芯片具有可變的碼率和幀長處理能力,可以運(yùn)行于40MHZ系統(tǒng)時鐘下,內(nèi)部最高譯碼速度可達(dá)625kbps。本文所提出的維特比譯碼器硬件結(jié)構(gòu)具有很強(qiáng)的通用性和高速性,可以方便地應(yīng)用于CDMA2000移動通信系統(tǒng)。

    標(biāo)簽: CDMA 2000 FPGA 卷積碼

    上傳時間: 2013-06-24

    上傳用戶:lingduhanya

  • C#音樂播放器源代碼

    用c#編寫的 音樂播放器播放源碼 能實(shí)現(xiàn)基本本地音樂的播放功能-Written with c# music player, the local source to achieve basic music playback

    標(biāo)簽: 音樂播放器 源代碼

    上傳時間: 2013-07-22

    上傳用戶:6546544

  • AD/DA轉(zhuǎn)化器

    AD/DA轉(zhuǎn)化器,電子硬件工程師必備。比較基礎(chǔ)的入門知識,一起分享一下。

    標(biāo)簽: AD DA 轉(zhuǎn)化器

    上傳時間: 2013-07-09

    上傳用戶:科學(xué)怪人

主站蜘蛛池模板: 平昌县| 丘北县| 甘洛县| 景谷| 静乐县| 德保县| 阿拉善左旗| 巨鹿县| 丰县| 莱州市| 达州市| 休宁县| 铁岭县| 南溪县| 东阳市| 靖安县| 平谷区| 叙永县| 准格尔旗| 分宜县| 普兰县| 承德市| 莱芜市| 文登市| 加查县| 昌吉市| 大悟县| 富裕县| 平阳县| 锡林浩特市| 北宁市| 开平市| 靖州| 永新县| 道孚县| 格尔木市| 茌平县| 莱州市| 建湖县| 和平区| 建水县|