本論文介紹了毫米波通信系統(tǒng)中常用的上變頻方案和調(diào)制方式，比較了它們的性能和特點(diǎn)，最終在發(fā)射系統(tǒng)中選擇了DQPSK調(diào)制方式。提出了一種利用數(shù)字上變頻技術(shù)進(jìn)行基帶信號(hào)的數(shù)字域上變頻調(diào)制的方法。系統(tǒng)設(shè)計(jì)采用了現(xiàn)場(chǎng)可編程邏輯器件FPGA和通用正交上變頻器AD9857相結(jié)合的方案。 本設(shè)計(jì)硬件平臺(tái)以AD公司的AD9857為核心，在數(shù)字域完成了基帶數(shù)字信號(hào)內(nèi)插濾波、正交調(diào)制、D/A變換等功能；選用ALTERA公司的Cyclone系列EPlC6Q240C8完成了基帶數(shù)字信號(hào)的處理，并實(shí)現(xiàn)了對(duì)AD9857的控制。軟件部分，應(yīng)用Quartus Ⅱ和硬件描述語(yǔ)言VHDL在FPGA中完成了基帶數(shù)字信號(hào)處理模塊(串并轉(zhuǎn)換模塊、差分編碼模塊)和與AD9857的通信模塊(串口通信模塊、并口通信模塊)的設(shè)計(jì)，并進(jìn)行了仿真，仿真結(jié)果達(dá)到了設(shè)計(jì)要求。整個(gè)系統(tǒng)實(shí)現(xiàn)了在70MHz中頻載波上的DQPSK調(diào)制。系統(tǒng)具有結(jié)構(gòu)簡(jiǎn)單，控制靈活，頻率分辨率高，頻率變化速率高等優(yōu)點(diǎn)。
上傳時(shí)間： 2013-07-18
上傳用戶：qoovoop
對(duì)弓網(wǎng)故障的檢測(cè)在列車提速的今天顯得尤其重要，原始故障圖像數(shù)據(jù)量的巨大使實(shí)時(shí)存儲(chǔ)和傳輸故障圖像極其困難。JPEG作為一種低復(fù)雜度、高壓縮比的圖像壓縮標(biāo)準(zhǔn)在多媒體、網(wǎng)絡(luò)傳輸?shù)阮I(lǐng)域得到廣泛的應(yīng)用。和相同圖像質(zhì)量的其它常用文件格式(如GIF，TIFF，PCX)相比，JPEG是目前靜態(tài)圖像中壓縮比最高的。 FPGA以其設(shè)計(jì)靈活、高速的卓越特性，逐漸成為許多應(yīng)用中首先器件，尤其是與Verilog和VHDL等語(yǔ)言的結(jié)合，大大變革了電子系統(tǒng)的設(shè)計(jì)方法，加速了系統(tǒng)的設(shè)計(jì)進(jìn)程。 本文旨在研究并實(shí)現(xiàn)一種實(shí)時(shí)采集并對(duì)特定幀進(jìn)行壓縮傳輸?shù)姆椒āＭㄟ^(guò)采用可編程邏輯器件FPGA來(lái)實(shí)現(xiàn)整個(gè)采集、顯示、壓縮和傳輸，使系統(tǒng)具有可定制、高速度等優(yōu)點(diǎn)。 本文首先介紹了開發(fā)硬件可編程邏輯門陣列FPGA及其開發(fā)語(yǔ)言Veridlog，并介紹了FPGA的設(shè)計(jì)方法及開發(fā)流程；接著介紹了PAL制視頻采集的相關(guān)知識(shí)及設(shè)計(jì)，其中主要包括基于I2C總線的模擬視頻解碼控制、視頻的數(shù)字化ITU-R BT.601標(biāo)準(zhǔn)介紹及視頻同步信號(hào)的獲取、基于SDRAM的視頻幀存儲(chǔ)、VGA顯示控制設(shè)計(jì)；隨后介紹了JPEG標(biāo)準(zhǔn)，并根據(jù)故障檢測(cè)的特點(diǎn)，設(shè)計(jì)了針對(duì)灰度圖像壓縮的JPEG編碼器，設(shè)計(jì)中先分別對(duì)組成JPEG編碼器的二維DCT變換模塊、量化模塊、Z字掃描模塊、變換直流系數(shù)的差分脈沖編碼模塊、交流系數(shù)的游程編碼模塊、哈夫曼編碼模塊及打包模塊進(jìn)行了仿真測(cè)試，然后再對(duì)整個(gè)JPEG編碼器進(jìn)行了測(cè)試；最后設(shè)計(jì)了單幀視頻的SRAM緩存，并將緩存的源圖像采用本文設(shè)計(jì)的JPEG編碼器進(jìn)行壓縮，再設(shè)計(jì)一個(gè)僅包含發(fā)送功能的UART 將壓縮后的碼流傳輸?shù)絇C機(jī)，在PC機(jī)上通過(guò)將接收的碼流以ASCⅡ碼的形式還原為采集圖片。 本文實(shí)現(xiàn)了整個(gè)采集壓縮系統(tǒng)，同時(shí)也進(jìn)一步驗(yàn)證了本文設(shè)計(jì)的灰度圖像JPEG編碼器的正確性。相信本文無(wú)論是對(duì)弓網(wǎng)故障的圖像檢測(cè)，還是對(duì)于JPEG編碼器的芯片設(shè)計(jì)都有一定的參考價(jià)值。
標(biāo)簽： FPGA JPEG 壓縮系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶：cuiqiang
本文的設(shè)計(jì)采用FPGA來(lái)實(shí)現(xiàn)π/4DQPSK調(diào)制解調(diào)。采用π/4DQPSK的調(diào)制解調(diào)方式是基于頻帶利用率、誤比特率(即抗噪性)和實(shí)現(xiàn)復(fù)雜性等綜合因素的考慮；采用FPGA進(jìn)行實(shí)現(xiàn)是考慮到高速的數(shù)據(jù)處理以及AD和DA的高速采樣。 本課題主要包含以下幾個(gè)方面的研究： 首先對(duì)π/4DQPSK技術(shù)的應(yīng)用發(fā)展情況做簡(jiǎn)單介紹，并對(duì)其調(diào)制解調(diào)原理進(jìn)行了詳細(xì)的闡述。在理解原理的基礎(chǔ)上，將調(diào)制解調(diào)進(jìn)行模塊化劃分，提出了實(shí)現(xiàn)的思路和方法。其中包括串并轉(zhuǎn)換，差分相位編碼，內(nèi)插，成形濾波器，正交調(diào)制，帶通濾波器及希爾伯特變換，解調(diào)，位同步，載波同步，差分相位解碼。 其次在FPGA上實(shí)現(xiàn)了π/4DQPSK的大部分模塊。其中調(diào)制端的各個(gè)模塊的功能都已經(jīng)實(shí)現(xiàn)，并綜合在一起，下載到開發(fā)板上進(jìn)行了在線仿真。其中成形濾波器的設(shè)計(jì)大大降低了FPGA的資源開銷，是本次設(shè)計(jì)的創(chuàng)新；解調(diào)端對(duì)載波同步和位同步提出了設(shè)計(jì)思路，具體的實(shí)現(xiàn)還需要進(jìn)一步的研究；接口電路的測(cè)試和在線仿真已經(jīng)完成。 最后提出了硬件實(shí)現(xiàn)的方案以及三種芯片的選型與設(shè)計(jì)，給出了簡(jiǎn)要的電路圖和時(shí)序圖。
標(biāo)簽： 4DQPSK FPGA 調(diào)制 解調(diào)技術(shù)
上傳時(shí)間： 2013-08-03
上傳用戶：fzy309228829
在圖像處理及檢測(cè)系統(tǒng)中，實(shí)時(shí)性要求往往影響著系統(tǒng)處理速度的性能。本文在分析研究視頻檢測(cè)技術(shù)及方法的基礎(chǔ)上，應(yīng)用嵌入式系統(tǒng)設(shè)計(jì)和圖像處理技術(shù)，以交通信息視頻檢測(cè)系統(tǒng)為研究背景，展開了基于FPGA視頻圖像檢測(cè)技術(shù)的研究與應(yīng)用，通過(guò)系統(tǒng)仿真驗(yàn)證了基于FPGA架構(gòu)的圖像并行處理和檢測(cè)系統(tǒng)具有較高的實(shí)時(shí)處理能力，能夠準(zhǔn)確并穩(wěn)定地檢測(cè)出運(yùn)動(dòng)目標(biāo)的信息。可見FPGA對(duì)提高視頻檢測(cè)及處理的實(shí)時(shí)性是一個(gè)較好的選擇。 本文主要研究的內(nèi)容有： 1．分析研究了視頻圖像檢測(cè)技術(shù)，針對(duì)傳統(tǒng)基于PC構(gòu)架和DSP處理器的視頻檢測(cè)系統(tǒng)的弊端，并從可靠性、穩(wěn)定性、實(shí)時(shí)性和開發(fā)成本等因素考慮，提出了以FPGA芯片作為中央處理器的嵌入式并行數(shù)據(jù)處理系統(tǒng)的設(shè)計(jì)方案。 2．應(yīng)用模塊化的硬件設(shè)計(jì)方法，構(gòu)建了新一代嵌入式視頻檢測(cè)系統(tǒng)的硬件平臺(tái)。該系統(tǒng)由異步FIFO模塊、圖像空間轉(zhuǎn)換模塊、SRAM幀存控制模塊、圖像預(yù)處理模塊和圖像檢測(cè)模塊等組成，較好地解決了圖像采樣存儲(chǔ)、處理和傳輸?shù)膯?wèn)題，并為以后系統(tǒng)功能的擴(kuò)展奠定了良好的基礎(chǔ)。 3．在深入研究了線性與非線性濾波幾種圖像處理算法，分析比較了各自的優(yōu)缺點(diǎn)的基礎(chǔ)上，本文提出一種適合于FPGA的快速圖像中值濾波算法，并給出該算法的硬件實(shí)現(xiàn)結(jié)構(gòu)圖，應(yīng)用VHDL硬件描述語(yǔ)言編程、實(shí)現(xiàn)，仿真結(jié)果表明，快速中值濾波算法的處理速度較傳統(tǒng)算法提高了50％，更有效地降低了系統(tǒng)資源占用率和提高了系統(tǒng)運(yùn)算速度，增強(qiáng)了檢測(cè)系統(tǒng)的實(shí)時(shí)性能。 4．研究了基于視頻的交通車流量檢測(cè)算法，重點(diǎn)討論背景差分法，圖像二值化以及利用直方圖分析方法確定二值化的閾值，并對(duì)圖像進(jìn)行了直方圖均衡處理，提高圖像檢測(cè)精度。并結(jié)合嵌入式系統(tǒng)處理技術(shù)，在FPGA系統(tǒng)上研究設(shè)計(jì)了這些算法的硬件實(shí)現(xiàn)結(jié)構(gòu)，用VHDL語(yǔ)言實(shí)現(xiàn)，并對(duì)各個(gè)模塊及相應(yīng)算法做出了功能仿真和性能分析。 5．系統(tǒng)仿真與驗(yàn)證是整個(gè)FPGA設(shè)計(jì)流程中最重要的步驟，針對(duì)現(xiàn)有仿真工具用手動(dòng)設(shè)置輸入波形工作量大等弊病，本文提出了一種VHDL測(cè)試基準(zhǔn)(TestBench)方法解決系統(tǒng)輸入源仿真問(wèn)題，用TEXTIO程序包設(shè)計(jì)了MATLAB與FPGA仿真軟件的接口，很好地解決了仿真測(cè)試中因測(cè)試向量龐大而難以手動(dòng)輸入的問(wèn)題。并將系統(tǒng)的仿真結(jié)果數(shù)據(jù)在MATLAB上還原為圖像，方便了系統(tǒng)測(cè)試結(jié)果的分析與調(diào)試。系統(tǒng)測(cè)試的結(jié)果表明，運(yùn)動(dòng)目標(biāo)的檢測(cè)基本符合要求，可以排除行走路人等移動(dòng)物體(除車輛外)的噪聲干擾，有效地檢測(cè)出正確的目標(biāo)。 本文主要研究了基于FPGA片上系統(tǒng)的圖像處理及檢測(cè)技術(shù)，針對(duì)FPGA技術(shù)的特點(diǎn)對(duì)某些算法提出了改進(jìn)，并在MATLAB、QuartusⅡ和ModelSim軟件開發(fā)平臺(tái)上仿真實(shí)現(xiàn)，仿真結(jié)果達(dá)到預(yù)期目標(biāo)。本文的研究對(duì)智能化交通監(jiān)控系統(tǒng)的車流量檢測(cè)做了有益探索，對(duì)其他場(chǎng)合的圖像高速處理及檢測(cè)也具有一定的參考價(jià)值。
標(biāo)簽： FPGA 視頻圖像 檢測(cè)技術(shù)
上傳時(shí)間： 2013-07-13
上傳用戶：woshiayin
視頻運(yùn)動(dòng)目標(biāo)檢測(cè)是數(shù)字視頻信號(hào)處理、分析應(yīng)用的一個(gè)重要領(lǐng)域，在民用和軍事上有著廣泛的應(yīng)用，實(shí)現(xiàn)可靠、快速的運(yùn)動(dòng)目標(biāo)檢測(cè)系統(tǒng)有著非常重要的意義。 本文詳細(xì)介紹了基于FPGA的視頻運(yùn)動(dòng)目標(biāo)檢測(cè)系統(tǒng)的軟硬件設(shè)計(jì)方法及其實(shí)現(xiàn)方案。首先介紹了視頻信號(hào)的分類和性質(zhì)，在此基礎(chǔ)上，討論分析了當(dāng)前三種主要的運(yùn)動(dòng)目標(biāo)檢測(cè)算法的基本原理和優(yōu)缺點(diǎn)；然后對(duì)運(yùn)動(dòng)目標(biāo)檢測(cè)系統(tǒng)的硬件設(shè)計(jì)制定了詳細(xì)的方案，為系統(tǒng)的實(shí)現(xiàn)提供了穩(wěn)定良好的硬件平臺(tái)；最后，在前面分析研究的基礎(chǔ)上，詳細(xì)介紹了系統(tǒng)的FPGA硬件實(shí)現(xiàn)過(guò)程。 本文通過(guò)對(duì)視頻運(yùn)動(dòng)目標(biāo)檢測(cè)算法的分析研究，采用了一種改進(jìn)的幀間差分算法，并結(jié)合系統(tǒng)任務(wù)，最終開發(fā)了一種基于Altera公司CYCLONE系列FPGA芯片的實(shí)時(shí)視頻運(yùn)動(dòng)目標(biāo)檢測(cè)系統(tǒng)。采用FPGA實(shí)現(xiàn)系統(tǒng)設(shè)計(jì)，可提高系統(tǒng)的處理速度，同時(shí)具有良好的靈活性和適應(yīng)性。實(shí)際應(yīng)用表明，本文所設(shè)計(jì)的運(yùn)動(dòng)目標(biāo)檢測(cè)系統(tǒng)能很好地檢測(cè)出運(yùn)動(dòng)目標(biāo)，并具有較好的抗干擾能力。
標(biāo)簽： FPGA 視頻運(yùn)動(dòng) 目標(biāo)檢測(cè)
上傳時(shí)間： 2013-04-24
上傳用戶：hustfanenze
數(shù)字射頻存儲(chǔ)器(Digital Radio FreqlJencyr：Memory DRFM)具有對(duì)射頻信號(hào)和微波信號(hào)的存儲(chǔ)、處理及傳輸能力，已成為現(xiàn)代雷達(dá)系統(tǒng)的重要部件。現(xiàn)代雷達(dá)普遍采用了諸如脈沖壓縮、相位編碼等更為復(fù)雜的信號(hào)處理技術(shù)，DRFM由于具有處理這些相干波形的能力，被越來(lái)越廣泛地應(yīng)用于電子對(duì)抗領(lǐng)域作為射頻頻率源。目前，國(guó)內(nèi)外對(duì)DRFM技術(shù)的研究還處于起步階段，DRFM部件在采樣率、采樣精度及存儲(chǔ)容量等方面，還不能滿足現(xiàn)代雷達(dá)信號(hào)處理的要求。 本文介紹了DRFM的量化類型、基本組成及其工作原理，在現(xiàn)有的研究基礎(chǔ)上提出了一種便于工程實(shí)現(xiàn)的設(shè)計(jì)方法，給出了基于現(xiàn)場(chǎng)可編程門陣列(Field Programmable Gate Array FPGA)實(shí)現(xiàn)的幅度量化DRFM設(shè)計(jì)方案。本方案的采樣率為1 GHz、采樣精度12位，具體實(shí)現(xiàn)是采用4個(gè)采樣率為250 MHz的ADC并行交替等效時(shí)間采樣以達(dá)到1 GHz的采樣率。單通道內(nèi)采用數(shù)字正交采樣技術(shù)進(jìn)行相干檢波，用于保存信號(hào)復(fù)包絡(luò)的所有信息。利用FPGA器件實(shí)現(xiàn)DRFM的控制器和多路采樣數(shù)據(jù)緩沖器，采用硬件描述語(yǔ)言(Very High Speed}lardware Description Language VHDL)實(shí)現(xiàn)了DRFM電路的FPGA設(shè)計(jì)和功能仿真、時(shí)序分析。方案中采用了大量的低壓差分信號(hào)(Low Voltage Differential Signaling LVDS)邏輯的芯片，從而大大降低了系統(tǒng)的功耗，提高了系統(tǒng)工作的可靠性。本文最后對(duì)采用的數(shù)字信號(hào)處理算法進(jìn)行了仿真，仿真結(jié)果證明了設(shè)計(jì)方案的可行性。 本文提出的基于FPGA的多通道DRFM系統(tǒng)與基于專用FIFO存儲(chǔ)器的DRFM相比，具有更高的性能指標(biāo)和優(yōu)越性。
標(biāo)簽： FPGA 數(shù)字射頻 存儲(chǔ)器
上傳時(shí)間： 2013-06-01
上傳用戶：lanwei
基于布里淵散射的分布式光纖傳感器是當(dāng)前國(guó)內(nèi)外研究的熱點(diǎn)。本文介紹了基于布里淵散射的分布式光纖傳感器的的原理、應(yīng)用；布里淵時(shí)域反射技術(shù)(BOTDR)和布里淵時(shí)域分析技術(shù)(BOTDA)的原理。 受激布里淵散射(SBS)的過(guò)程中，入射光和散射光滿足耦合振幅方程組。我們對(duì)該方程組采用有限差分法進(jìn)行數(shù)值計(jì)算，并用Matlab模擬計(jì)算過(guò)程，對(duì)布里淵散射信號(hào)進(jìn)行分析。 根據(jù)布里淵散射信號(hào)的特點(diǎn)，我們采用基于Morlet小波變換的DSP信號(hào)算法來(lái)處理 BOTDR傳感信號(hào)。通過(guò)對(duì)該算法的核心單元——快速傅立葉變換(FFT)的硬件實(shí)現(xiàn)，我們?cè)赟tratix FPGA上實(shí)現(xiàn)了基于Morlet小波變換的DSP算法的硬件電路設(shè)計(jì)。 最后，在此基礎(chǔ)上，我們對(duì)電路功能進(jìn)行實(shí)際的仿真和驗(yàn)證，并和Matlab得到結(jié)果進(jìn)行比較和分析。
標(biāo)簽： Morlet BOTDR 小波分析 信號(hào)處理
上傳時(shí)間： 2013-07-22
上傳用戶：牛布牛
一、應(yīng)用可靠性概念 1、可靠性概念 2、固有可靠性與應(yīng)用可靠性 3、易產(chǎn)生應(yīng)用可靠性問(wèn)題的器件 4、使用應(yīng)力對(duì)可靠性的影響 二、電子元器件的選用 1、電子元器件的質(zhì)量等級(jí) 2、電子元器件的選擇要點(diǎn) 3、電子元器件的最大額定值 4、電子元器件的降額應(yīng)用 三、電子元器件的可靠性應(yīng)用 1、電子元器件的防浪涌應(yīng)用 2、電子元器件的防靜電應(yīng)用 3、電子元器件的防干擾應(yīng)用 4、CMOS群件的防閂鎖應(yīng)用 四、電子元器件的EMC應(yīng)用 1、干擾來(lái)源及傳播路徑 2、接地與屏蔽 3、濾波 4、電纜及終端 5、差分 6、軟件抗干擾 五、可靠性防護(hù)元件 1、TVS二極管 2、壓敏電阻 3、PTC與NTC熱敏電阻 4、專用防護(hù)元件 六、電子線路的可靠性設(shè)計(jì) 1、簡(jiǎn)化設(shè)計(jì) 2、容差與漂移設(shè)計(jì) 3、冗余設(shè)計(jì) 4、低功耗設(shè)計(jì) 5、潛在通路分析 6、電磁兼容設(shè)計(jì) 7、均衡設(shè)計(jì) 七、印制電路版的可靠性設(shè)計(jì) 1、PCB的布局設(shè)計(jì) 2、PCB的布線設(shè)計(jì) 3、PCB的熱設(shè)計(jì) 4、PCB的裝配 八、噪聲測(cè)試作為應(yīng)用可靠性保證手段 1、噪聲與可靠性的關(guān)系 2、噪聲用于壽命評(píng)估 3、噪聲用于可靠性篩選 4、噪聲用于應(yīng)力損傷的早期預(yù)測(cè)
標(biāo)簽： 應(yīng)用可靠性 線路設(shè)計(jì)
上傳時(shí)間： 2013-07-28
上傳用戶：mh_zhaohy
一、應(yīng)用可靠性概念 1、可靠性概念 2、固有可靠性與應(yīng)用可靠性 3、易產(chǎn)生應(yīng)用可靠性問(wèn)題的器件 4、使用應(yīng)力對(duì)可靠性的影響 二、電子元器件的選用 1、電子元器件的質(zhì)量等級(jí) 2、電子元器件的選擇要點(diǎn) 3、電子元器件的最大額定值 4、電子元器件的降額應(yīng)用 三、電子元器件的可靠性應(yīng)用 1、電子元器件的防浪涌應(yīng)用 2、電子元器件的防靜電應(yīng)用 3、電子元器件的防干擾應(yīng)用 4、CMOS群件的防閂鎖應(yīng)用 四、電子元器件的EMC應(yīng)用 1、干擾來(lái)源及傳播路徑 2、接地與屏蔽 3、濾波 4、電纜及終端 5、差分 6、軟件抗干擾 五、可靠性防護(hù)元件 1、TVS二極管 2、壓敏電阻 3、PTC與NTC熱敏電阻 4、專用防護(hù)元件 六、電子線路的可靠性設(shè)計(jì) 1、簡(jiǎn)化設(shè)計(jì) 2、容差與漂移設(shè)計(jì) 3、冗余設(shè)計(jì) 4、低功耗設(shè)計(jì) 5、潛在通路分析 6、電磁兼容設(shè)計(jì) 7、均衡設(shè)計(jì) 七、印制電路版的可靠性設(shè)計(jì) 1、PCB的布局設(shè)計(jì) 2、PCB的布線設(shè)計(jì) 3、PCB的熱設(shè)計(jì) 4、PCB的裝配 八、噪聲測(cè)試作為應(yīng)用可靠性保證手段 1、噪聲與可靠性的關(guān)系 2、噪聲用于壽命評(píng)估 3、噪聲用于可靠性篩選 4、噪聲用于應(yīng)力損傷的早期預(yù)測(cè)
標(biāo)簽： 應(yīng)用可靠性
上傳時(shí)間： 2013-04-24
上傳用戶：刺猬大王子
本論文介紹了幾種編碼和調(diào)制技術(shù)的基本原理和課題的總體實(shí)現(xiàn)結(jié)構(gòu)，重點(diǎn)分析和討論了滾降系數(shù)可調(diào)的成形濾波、內(nèi)插技術(shù)以及濾波器中乘法器、加法器的實(shí)現(xiàn)方法。通過(guò)外部控制器可對(duì)FPGA內(nèi)部設(shè)計(jì)的多項(xiàng)參數(shù)進(jìn)行設(shè)置，可支持32.000kbps～4.096Mbps范圍內(nèi)的多速率數(shù)據(jù)傳輸，適用于各種信道限帶性能要求的傳輸系統(tǒng)。本論文使用一片F(xiàn)PGA芯片實(shí)現(xiàn)了信道編碼(包括數(shù)據(jù)加擾、差分編碼、卷積碼、RS碼、交織等)、多種調(diào)制方式(BPSK、QPSK、π/4-QPSK、TC8PSK、16QAM)、成形濾波器、多級(jí)內(nèi)插、上變頻器、具有連續(xù)/突發(fā)信號(hào)模式的數(shù)據(jù)源。將本論文的成果移植到某單位的信號(hào)源研制平臺(tái)，基本上可以滿足現(xiàn)階段研制和維修解調(diào)設(shè)備對(duì)信號(hào)源的需求，因此具有較高的使用價(jià)值。
標(biāo)簽： 編碼 調(diào)制技術(shù)
上傳時(shí)間： 2013-07-27
上傳用戶：feichengweoayauya
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
