隨著現場可編程門陣列(FPGA)在工業中的廣泛應用，使得基于FPGA數字信號處理的實現在雷達信號處理中有著重要地位。模型化設計是一種自頂向下的面向FPGA的快速原型驗證法，它不僅降低了FPGA設計門檻，而且縮短了開發周期，提高了設計效率。這使得FPGA模型化設計成為了FPGA系統設計的發展趨勢。本文針對常見雷達信號處理模塊的FPGA模型化實現，在以下幾個方面展開研究：首先對基于FPGA的模型化設計方法進行了研究，給出了模型化設計方法的發展現狀和趨勢，并對本文中使用的模型化設計方法的軟件工具System Generator和AccelDSP進行了介紹。其次使用這兩種軟件工具對FIR濾波器進行了模型化設計并同RTL(寄存器傳輸級)設計方法進行對比，全面分析了模型化設計方法和RTL設計方法的優缺點。然后在簡明闡述雷達信號處理原理的基礎上，使用System Generator對數字下變頻(DDC)、脈沖壓縮、動目標顯示(MTI)及恒虛警(CFAR)處理等雷達信號處理模塊進行了自頂向下的模型化設計。在Simulink中進行了功能仿真驗證，生成了HDL代碼，并在Xilinx FPGA中進行了RTL的時序仿真分析。關鍵詞：雷達信號處理 FPGA 模型化設計 System Generator AccelDSP
標簽： FPGA 模型 雷達信號
上傳時間： 2013-07-25
上傳用戶：zhangsan123
·詳細說明：語音識別:語音矢量化及算法及與原文件的矢量對比功能源代碼文件列表: BShvoice ........\Debug ........\dllSudx.h ........\dllSudx.lib ........\SHvoice.cpp ........\SHvoice.dsp ......
標簽： 語音識別 語音 矢量化 矢量
上傳時間： 2013-07-10
上傳用戶：博雅abcd
·作者：[美]Michael D.Ciletti出版社：電子工業出版社 內容簡介：本書通過大量完整的實例講解了使用VerilogHDL進行超大規模集成電路設計的結構化建模方法、關鍵步驟和設計驗證方法等實用內容。全書共分11章，涵蓋了建模、結構平衡、功能驗證、故障模擬和邏輯合成等關鍵問題，還有合成后設計確認、定時分析及可測性設計等內容。
標簽： Verilog nbsp HDL 數字設計
上傳時間： 2013-06-19
上傳用戶：PresidentHuang
濾波器雖然是一種十分普通的器件，有關濾波的技術也 已經十分成熟。但是，現實情況是許多電磁兼容方面的問題 都是由于對干擾的濾波措施不當造成的。這是由于我們沒有 掌握電磁干擾濾波的一些特點。為了在電磁兼容設計中應用 好濾波技術，正確掌握一些概念是十分必要的。共模干擾和 差模干擾的概念就是這樣一種重要概念。正確區別共模和差 模干擾對于正確設計和使用濾波器十分重要。
標簽： 共模干擾 差模 干擾
上傳時間： 2013-06-04
上傳用戶：skhlm
初始化SSD1963 STM32+SSD1963 驅動 4.3" LCD（ 480*272） 初始化代碼，已調試通過。
標簽： 1963 ssd 初始化
上傳時間： 2013-05-17
上傳用戶：W51631
中文分詞，詞頻統計，綠色軟件很好用的軟件，解壓就可以用
標簽： WordParser ROST 分 軟件
上傳時間： 2013-05-20
上傳用戶：cuicuicui
proteus 7.10 漢化文件ISIS.dll、ARES.dll
標簽： proteus 7.10 漢化
上傳時間： 2013-04-24
上傳用戶：huxz911
漢化注釋，可以對所有的排列項進行詳細解釋，實用，實戰。。。
標簽： Protel se_sch 99 漢化
上傳時間： 2013-07-24
上傳用戶：xymbian
基于單片機的秒,分,時可調時鐘的設計相關程序 。有關始終的設計請進入http://www.21ic.com/app/ce/201209/141515.htm
標簽： 單片機 分 時鐘
上傳時間： 2013-08-01
上傳用戶：leixinzhuo
用于FPGA的N+0.5分頻代碼，可以用來進行非整數分頻！
標簽： FPGA 0.5 分頻 代碼
上傳時間： 2013-08-06
上傳用戶：weixiao99
蟲蟲下載站版權所有 京ICP備2021023401號-1
