電機(jī)驅(qū)動(dòng)用tb6612，PWM和計(jì)數(shù)器都是用PWM外設(shè)，MPU6050軟狀態(tài)解算
上傳時(shí)間： 2022-03-21
上傳用戶：1208020161
USB音頻方案,USB聲卡方案1. 描述ATE1133是一顆包含音頻編解碼器、HIFI級(jí)單麥克風(fēng)輸入和立體聲耳機(jī)輸出解決方案。內(nèi)部集成多個(gè)模塊，包括高速&全速USB Host/Device收發(fā)器(PHY)，ARM??Cortex?-M4?32-bit?MCU內(nèi)核主頻96MHZ，16bit ADC采樣率：48、96KHZ、16bit DAC采樣率：48、96KHZ，支持標(biāo)準(zhǔn)安卓耳機(jī)線控按鍵控制，支持美標(biāo)CTIA帶耳機(jī)插拔檢測(cè)。它非常適用于USB C型桌面拓展塢、數(shù)據(jù)音頻HUB、視頻會(huì)議、Type-c耳機(jī)、C型音頻轉(zhuǎn)接頭、USB話務(wù)耳機(jī)、USB車載AUX音頻線等應(yīng)用。此外還支持上位機(jī)Windows PC端軟件界面在線調(diào)試仿真和更新片內(nèi)flash閃存。2.特點(diǎn)·符合USB 2.0全速運(yùn)行·符合USB AUDIO & HID設(shè)備類規(guī)范·支持Headset模式·支持Microphone模式·支持Speaker模式·支持硬件設(shè)置三種模式切換·支持左右聲道平衡·麥克風(fēng)Audio-ADC參數(shù)： 采樣率：48、96KHZ 位寬：16Bit THD+N=0.005% SNR≥98 Bias電壓：3V·立體聲耳機(jī)輸出Audio-DAC參數(shù)： 采樣率：48、96KHZ 位寬：16Bit THD+N=0.003%(RL=32Ω) RL輸出擺幅=1.6V 直驅(qū)16/32Ω耳機(jī)，最大功率35mW·內(nèi)置低功耗ARM核心，全速運(yùn)行功耗=3.3V@18ma，功耗0.06mW·支持線控耳機(jī)模式：上一曲、下一曲、播放/暫停、點(diǎn)按音量加減、長(zhǎng)按音量連續(xù)加減·芯片單電源供電：3.3~5V-MAX·32針腳QFN32 4X4 封裝
標(biāo)簽： ate1133 音頻 解碼芯片 usb typec
上傳時(shí)間： 2022-03-22
上傳用戶：shjgzh
基于FPGA設(shè)計(jì)的相關(guān)論文資料大全 84篇用FPGA實(shí)現(xiàn)FFT的研究 劉朝暉 韓月秋 摘 要 目的 針對(duì)高速數(shù)字信號(hào)處理的要求，給出了用現(xiàn)場(chǎng)可編程門陣列(FPGA)實(shí)現(xiàn)的 快速傅里葉變換(FFT)方案.方法 算法為按時(shí)間抽取的基4算法，采用遞歸結(jié)構(gòu)的塊浮點(diǎn)運(yùn) 算方案，蝶算過(guò)程只擴(kuò)展兩個(gè)符號(hào)位以適應(yīng)雷達(dá)信號(hào)處理的特點(diǎn)，乘法器由陣列乘法器實(shí) 現(xiàn).結(jié)果 采用流水方式保證系統(tǒng)的速度，使取數(shù)據(jù)、計(jì)算旋轉(zhuǎn)因子、復(fù)乘、DFT等操作協(xié) 調(diào)一致，在計(jì)算、通信和存儲(chǔ)間取得平衡，避免了瓶頸的出現(xiàn).結(jié)論 實(shí)驗(yàn)表明，用FPGA 實(shí)現(xiàn)高速數(shù)字信號(hào)處理的算法是一個(gè)可行的方案. 關(guān)鍵詞 離散傅里葉變換； 快速傅里葉變換； 塊浮點(diǎn)運(yùn)算； 可編程門陣列 分類號(hào) TP39； TN957.511 Implementation of FFT with FPGA Technology Liu Zhaohui Han Yueqiu (Department of Electronics Engineering, Beijing Institute of Technology, Beijing 100081) Abstract Aim To propose a scheme for implementing FFT with FPGA in accor-dance with the requirement for high speed digital signal processing. Methods The structure of FPGA and requirement of system were considered in the experiment, radix-4 algorithm of DIT and recursive structure were adopted. The group float point arithmetic operation was used in the butterfly and the array multiplier was used to realize multiplication. Results The pipeline pattern was used to ensure the system speed, it made fetching data, calculating twiddle factor, complex multiplication and D
標(biāo)簽： fpga
上傳時(shí)間： 2022-03-23
上傳用戶：
產(chǎn)品特性介紹AFE 特性■ 集成硬件過(guò)充電保護(hù)功能 - 獨(dú)立PF管腳輸出低電平■ 集成硬件放電短路保護(hù)功能■ 集成平衡開(kāi)關(guān)■ 集成充電器檢測(cè)功能■ 集成負(fù)載檢測(cè)功能■ 集成充放電狀態(tài)檢測(cè)功能■ 集成小電流喚醒功能■ 集成WatchDog/Reset功能■ 集成Alarm功能■ 集成負(fù)端NMOS驅(qū)動(dòng)(放電PWM調(diào)控)■ 支持電芯亂序上電■ 2通道溫度采集■ 12-bit VADC電壓采集■ 13-bit ?-? CADC電流采集■ 集成LDO模塊：3.3V/25mA@MAX■ 集成TWI通訊(CRC-8，10KHz~400KHz)■ 低功耗模式 - 正常模式≤70uA@25℃ - PowerDown模式≤1uA@25℃■ 工作電壓 - 8V~50V(VBAT端口)MCU 特性■ 基于8051指令流水線結(jié)構(gòu)的8位單片機(jī) - CPU機(jī)器周期：1個(gè)振蕩周期■ Flash ROM：64K字節(jié)■ RAM：內(nèi)部256字節(jié)，外部2816字節(jié)■ 類EEPROM：最大4096字節(jié)（代碼選項(xiàng)可選）■ 內(nèi)部RC振蕩器：24MHz（±1%）/128K（±10%）■ I/O內(nèi)建上拉電阻（30kΩ）■ 1個(gè)16位定時(shí)器/計(jì)數(shù)器T3■ 3個(gè)16位PCA0、PCA1、PCA2各含2個(gè)比較/捕捉單元■ 3路12位PWM定時(shí)器■ SPI接口（主從模式）■ TWI接口（主從模式）■ 內(nèi)建數(shù)字邏輯可配置模塊（LCM）■ 3路增強(qiáng)型UART（3V/5V通訊）（自帶波特率的uart通訊）■ 11通道12位模數(shù)轉(zhuǎn)換器（ADC）■ 內(nèi)建CRC校驗(yàn)?zāi)K，校驗(yàn)空間大小可選■ 看門狗定時(shí)器（WDT）■ 預(yù)熱計(jì)數(shù)器■ 中斷源 - 定時(shí)器3，PCA0-2，外部中斷1-2，外部中斷4：6輸入 - ADC，EUART，SPI，PWM，SCM，CRC，TWI，LPD■ 低功耗工作模式：空閑模式/掉電模式■ 工作電壓：VDD = 2.7V - 5.5V■ 封裝： - LQFP 64L
上傳時(shí)間： 2022-03-24
上傳用戶：qingfengchizhu
FPGA開(kāi)發(fā)全攻略(下冊(cè)) 如何克服 FPGA I/O 引腳分配挑戰(zhàn) 作者：Brian Jackson 產(chǎn)品營(yíng)銷經(jīng)理Xilinx, Inc. brian.jackson@xilinx.com 對(duì)于需要在 PCB 板上使用大規(guī)模 FPGA 器件的設(shè)計(jì)人員來(lái)說(shuō)，I/O 引腳分配是必須面對(duì)的眾多挑戰(zhàn)之一。 由于眾多原因，許多設(shè)計(jì)人員發(fā)表為大型 FPGA 器件和高級(jí) BGA 封裝確定 I/O 引腳配置或布局方案越來(lái)越困難。 但是組合運(yùn)用多種智能 I/O 規(guī)劃工具，能夠使引腳分配過(guò)程變得更輕松。 在 PCB 上定義 FPGA 器件的 I/O 引腳布局是一項(xiàng)艱巨的設(shè)計(jì)挑戰(zhàn)，即可能幫助設(shè)計(jì)快速完成，也有可能造 成設(shè)計(jì)失敗。 在此過(guò)程中必須平衡 FPGA 和 PCB 兩方面的要求，同時(shí)還要并行完成兩者的設(shè)計(jì)。 如果僅僅針 對(duì) PCB 或 FPGA 進(jìn)行引腳布局優(yōu)化，那么可能在另一方面引起設(shè)計(jì)問(wèn)題。 為了解引腳分配所引起的后果，需要以可視化形式顯示出 PCB 布局和 FPGA 物理器件引腳，以及內(nèi)部 FPGA I/O 點(diǎn)和相關(guān)資源。 不幸的是，到今天為止還沒(méi)有單個(gè)工具或方法能夠同時(shí)滿足所有這些協(xié)同設(shè)計(jì)需求。 然而，可以結(jié)合不同的技術(shù)和策略來(lái)優(yōu)化引腳規(guī)劃流程并積極采用 Xilinx? PinAhead 技術(shù)等新協(xié)同設(shè)計(jì)工 具來(lái)發(fā)展出一套有效的引腳分配和布局方法。 賽靈思公司在 ISE? 軟件設(shè)計(jì)套件 10.1 版中包含了 PinAhead。 賽靈思公司開(kāi)發(fā)了一種規(guī)則驅(qū)動(dòng)的方法。首先根據(jù) PCB 和 FPGA 設(shè)計(jì)要求定義一套初始引腳布局，這樣利 用與最終版本非常接近的引腳布局設(shè)計(jì)小組就可以盡可能早地開(kāi)始各自的設(shè)計(jì)流程。 如果在設(shè)計(jì)流程的后期由 于 PCB 布線或內(nèi)部 FPGA 性能問(wèn)題而需要進(jìn)行調(diào)整，在采用這一方法晨這些問(wèn)題通常也已經(jīng)局部化了，只需要 在 PCB 或 FPGA 設(shè)計(jì)中進(jìn)行很小的設(shè)計(jì)修改。
標(biāo)簽： FPGA開(kāi)發(fā)全攻略
上傳時(shí)間： 2022-03-28
上傳用戶：默默
本論文是依托“985”工程超寬帶全中頻比幅比相測(cè)向系統(tǒng)研制項(xiàng)目，在原有經(jīng)典雷達(dá)接收機(jī)系統(tǒng)設(shè)計(jì)方案的基礎(chǔ)上，結(jié)合測(cè)向系統(tǒng)的工作原理和測(cè)向要求，采用四通道一次變頻超外差設(shè)計(jì)方案，基于MC和MMC器件分模塊設(shè)計(jì)了一個(gè)雷達(dá)接收機(jī)，并對(duì)該接收機(jī)的頻率源進(jìn)行了研制論文首先針對(duì)該接收機(jī)系統(tǒng)的指標(biāo)要求，進(jìn)行了系統(tǒng)的變頻分析以及鏈路的指標(biāo)分配和核算，對(duì)接收機(jī)進(jìn)行了系統(tǒng)級(jí)設(shè)計(jì)和功能模塊規(guī)劃。下變頻電路是整個(gè)接收機(jī)系統(tǒng)的主要組成部分。論文選用雙平衡混頻器，并對(duì)下變頻電路中各個(gè)功能模塊，包括耦合電路、低噪聲放大電路、混頻電路、中頻放大電路和中頻濾波電路以及其本振信號(hào)功分電路和測(cè)試信號(hào)功分電路進(jìn)行了設(shè)計(jì)和測(cè)試。在此基礎(chǔ)上，還完成了下變頻電路的結(jié)構(gòu)布局和電磁兼容設(shè)計(jì)。頻率源已成為雷達(dá)接收機(jī)系統(tǒng)的乃至整個(gè)雷達(dá)系統(tǒng)十分關(guān)鍵的技術(shù)。論文采用直接數(shù)字頻率合成器（DDs）和鎖相環(huán)（PLL）相結(jié)合的頻率合成方案，完成了頻率合成器，包括DDS、PLL以及其基于ARM的控制電路的設(shè)計(jì)和測(cè)試對(duì)接收機(jī)及其頻率源的測(cè)試結(jié)果表明：系統(tǒng)工作狀態(tài)正常，基本滿足設(shè)計(jì)要求。21世紀(jì)進(jìn)入高技術(shù)兵器時(shí)代，武器裝備的自動(dòng)化和智能化是其發(fā)展的主要趨勢(shì)。智能化武器中最為突出的是精確制導(dǎo)和無(wú)人機(jī)，其精確的探測(cè)技術(shù)是由一個(gè)建立在一定體制上的測(cè)向系統(tǒng)完成，因而現(xiàn)代電子戰(zhàn)對(duì)測(cè)向系統(tǒng)的準(zhǔn)確性要求越來(lái)越高。在眾多的測(cè)向體制中，比幅比桕測(cè)向具有系統(tǒng)設(shè)備少、易實(shí)現(xiàn)、通道的致性好及抗干擾性高等優(yōu)點(diǎn)，被廣泛使用于電子偵察設(shè)備。在這樣一個(gè)測(cè)向系統(tǒng)中，雷達(dá)接收機(jī)是一個(gè)重要的組成部分。雷達(dá)（RADAR）詞源于美國(guó)海軍在1940年第二次世界大戰(zhàn)中使用的一個(gè)保密代號(hào)，它是無(wú)線電探測(cè)和測(cè)距（Radio Detection and Ranging）的英文縮寫，即用無(wú)線電方法發(fā)現(xiàn)目標(biāo)并測(cè)定它們?cè)诳臻g的位置，因此雷達(dá)也稱為“無(wú)線電定位”。隨著雷達(dá)技術(shù)的發(fā)展，雷達(dá)的基本任務(wù)不僅僅是從探測(cè)目標(biāo)中提取諸如目標(biāo)距離，角坐標(biāo)（方位角和俯仰角），而且還包括測(cè)量目標(biāo)的速度，以及從目標(biāo)回波中獲取更多目標(biāo)反射特性等方面的信息。
標(biāo)簽： 接收機(jī)
上傳時(shí)間： 2022-03-29
上傳用戶：slq1234567890
鋰電池BMS管理技術(shù)是移動(dòng)機(jī)器人的關(guān)鍵技術(shù),本文設(shè)計(jì)了基于bq76PL455、STM32F103的鋰電池管理系統(tǒng),實(shí)現(xiàn)了電池組電壓、電流、過(guò)壓、過(guò)流等狀態(tài)監(jiān)測(cè);系統(tǒng)配置均衡電路,電池充電過(guò)程中若出現(xiàn)電池單體電壓不平衡現(xiàn)象,會(huì)觸發(fā)均衡電路,進(jìn)而提高電池的安全性,延長(zhǎng)使用壽命。Lithium battery BMS management technology is the key technology of mobile robot.The lithium battery management system based on bq76PL455 and STM32F103 is proposed to realize the monitoring of battery pack voltage,current,overvoltage and overcurrent.The system is equipped with equalization circuit.When the battery cell voltage imbalance occurs,the equalization circuit is triggered to improve the safety and service life of the battery.
標(biāo)簽： 移動(dòng)機(jī)器人 鋰電池 bms管理系統(tǒng)
上傳時(shí)間： 2022-04-02
上傳用戶：
倒立擺系統(tǒng)是研究控制理論的一種典型實(shí)驗(yàn)裝置，具有成本低廉，結(jié)構(gòu)簡(jiǎn)單物理參數(shù)和結(jié)構(gòu)易于調(diào)整的優(yōu)點(diǎn)，是一個(gè)具有高階次、不穩(wěn)定、多變量、非線性和強(qiáng)耦合特性的不穩(wěn)定系統(tǒng)。在控制過(guò)程中，它能有效地反映諸如穩(wěn)定性、魯棒性、隨動(dòng)性以及跟蹤等許多控制中的關(guān)鍵問(wèn)題，是檢驗(yàn)各種控制理論的理想模型。迄今人們己經(jīng)利用經(jīng)典控制理論、現(xiàn)代控制理論以及各種智能控制理論實(shí)現(xiàn)了多種倒立擺系統(tǒng)的控制穩(wěn)定倒立擺系統(tǒng)的最初研究開(kāi)始于二十世紀(jì)五十年代，麻省理工大學(xué)電機(jī)工程系設(shè)計(jì)出單級(jí)倒立擺系統(tǒng)這個(gè)實(shí)驗(yàn)設(shè)備。后來(lái)在此基礎(chǔ)上，人們又進(jìn)行拓展，產(chǎn)生了各式各樣的倒立擺：有懸掛式倒立擺、平行倒立擺、環(huán)形倒立擺、平面倒立擺倒立擺的級(jí)數(shù)有一級(jí)、二級(jí)、三級(jí)、四級(jí)乃至多級(jí)：倒立擺的運(yùn)動(dòng)軌道可以是水平的，也可以是傾斜的：倒立擺系統(tǒng)已成為控制領(lǐng)域中不可或缺的研究設(shè)備和驗(yàn)證各種控制策略有效性的實(shí)驗(yàn)平臺(tái)。同時(shí)倒立擺研究也具有重要的工程背景：如機(jī)器人的站立與行走類似雙倒立擺系統(tǒng)：火箭等飛行器的飛行過(guò)程中，其姿態(tài)的調(diào)整類似于倒立擺的平衡。由于倒立擺系統(tǒng)與雙足機(jī)器人、火箭飛行控制有很大相似性，因此對(duì)倒立擺控制機(jī)理的研究具有重要的理論和實(shí)踐意義。而就這兩方面而言，從目前的研究情況來(lái)看，大部分研究成果又都集中在第面即倒立擺系統(tǒng)的穩(wěn)定控制的研究早在上個(gè)世紀(jì)五十年代，國(guó)外就開(kāi)始了倒立擺的研究，我國(guó)學(xué)者也從80年代初開(kāi)始倒立擺系統(tǒng)的研究。1966年 Schaefer和 Cannon應(yīng)用bang-bang控制理論，將一個(gè)曲軸穩(wěn)定于倒置位置，實(shí)現(xiàn)了單級(jí)倒立擺的穩(wěn)定控制，在60年代后期，作為一個(gè)典型的不穩(wěn)定嚴(yán)重非線性證例，倒立擺的概念被提出，并將其用于檢驗(yàn)控制方法對(duì)不穩(wěn)定、非線性和快速性系統(tǒng)的控制能力，受到世界各國(guó)許多科學(xué)家的重視，尋找不同的控制方法實(shí)現(xiàn)對(duì)倒立擺的控制。目前，倒立擺的控制方法可分如下幾類
上傳時(shí)間： 2022-04-05
上傳用戶：
本課程為復(fù)旦大學(xué)蔣玉龍教授主講的半導(dǎo)體物理學(xué)精品課程講義。 《半導(dǎo)體物理學(xué)》是電子科學(xué)與技術(shù)專業(yè)的必修專業(yè)基礎(chǔ)課。本課程主要涉及半導(dǎo)體中的電子狀態(tài)和能帶、半導(dǎo)體中的雜質(zhì)和缺陷能級(jí)、半導(dǎo)體中載流子的統(tǒng)計(jì)分布、半導(dǎo)體的導(dǎo)電性、半導(dǎo)體中的非平衡載流子、金屬半導(dǎo)體接觸、半導(dǎo)體表面及MIS結(jié)構(gòu)等。通過(guò)本課程的學(xué)習(xí)，使學(xué)生熟練掌握半導(dǎo)體的相關(guān)基礎(chǔ)理論和半導(dǎo)體的表面和界面知識(shí)，了解半導(dǎo)體性質(zhì)以及受外界因素的影響及其變化規(guī)律，為后續(xù)課程《半導(dǎo)體器件物理》、《微電子工藝原理》和《集成電路分析與設(shè)計(jì)》等課程的學(xué)習(xí)打好基礎(chǔ)。本課程理論教學(xué)與實(shí)踐教學(xué)相結(jié)合，注重培養(yǎng)學(xué)生理論聯(lián)系實(shí)際的能力、科學(xué)研究的思想方法、創(chuàng)新能力以及工程實(shí)踐能力等。為畢業(yè)生從事微電子、光電子、電子材料及其相關(guān)學(xué)科的科學(xué)研究、工程設(shè)計(jì)奠定扎實(shí)的理論與實(shí)踐基礎(chǔ)。
標(biāo)簽： 半導(dǎo)體物理
上傳時(shí)間： 2022-04-13
上傳用戶：
目前部分雜志上對(duì)電流采樣電路分析不準(zhǔn)確,此文通過(guò)能量平衡的方法計(jì)算出分壓電阻與充電角δ之間的函數(shù)關(guān)系,并應(yīng)用函數(shù)無(wú)限接近的方法計(jì)算出δ值,從而得出A/D采用的電壓。
標(biāo)簽： 電流互感器
上傳時(shí)間： 2022-04-14
上傳用戶：
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
